Делитель частоты следования импульсов

Союз Советских

Социалистических

Респубики

< 1744992 (6! ) Дополнительное к «вт. свид-ву(22) Заявлено 01,03.78 (21) 2585340/18 21 (5 I ) М. Кл.

H 03 К 23/00 с присоединением заявки ¹

Гооударстееинык комитет (23) Приоритет по делам изобретений и открытий

Опубликовано30.06.80. Бюллетень № 24

Дата опубликования описания 30.06.80 (53) УДК 621. .374(088.8) (72) А втор изобретении

B. A. Вшнвков (7!) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТ6! СЛЕДОВАНИЯ

ИМПУЛЬСОВ

Изобретение относится к радио и импульсной технике и может быть использовано, например, в цифровых синтезаторах частот, применяемых в радиолокации и радиосвязи.

Известен делитель частоты, содержа5 ший делитель частоты с переменным коэффициентом деления, сумматор, блок управления и триггер на выходе Щ.

Недостатком данного делителя часто- о ты является непостоянство скважности его выходных импульсов.

Более близким по технической сущности к описываемому устройству является делитель частоты следования импульсов, содержащий делитель частоты с переменным коэффициентом деления, блок управления, сумматор, триггер, дешифраторы и логические элементы, обеспечиватоший выходной сигнал со скважностью два при любом коэффициент е деления (2).

Однако этот делитель сложен и обладает недостаточно высоким быстродействием, так как триггер, формирующий выходной сигнал делителя, управляется импульсами с дешифраторов и, следовательно, фронты выходного сигнала появляются лишь после установления всех триггеров счетчика в дешифрируемое состояние и у-становления сигнала на выходе дешифраторов.

Цель изобретения — увеличение быстродействия устройства при одновременном повышении его надежности.

С этой целью в делитель частоты следования импульсов, содержащий делитель частоты .с переменным коэффициентом деления, вход которого соединен с выходом сумматора, а входы разрядов— с выходами разрядов блока управления, логический элемент, первый вход которого соединен с одним из выходов блока управления, и триггер на выходе, введен многовходовой логический элемент И, входы которого соединены с выходами делителя частоты с переменным коэффициентом деления, выход которого подключен к С входу триггера, а выход — с Х у,(19(2!.;(?:ú(? гг; ИС) го де(п.-,ч:елей

Д ?

Тираж = 95 Подписное и К входами триггера, выход которого соединен с вторым входом логического элемента, выход которого подключен к входу сумматора.

На черте)ке иаображена структурная

5 электрическая схема делителя частоты следования импульсов.

Он состоит из делителя 1 с переменным коэффипиентом деления, многовходового логического элемента И 2, логи- Ео ческого элемента И 3, Х К Т1)иггера 4, сумматора 5 по модулю два блока 6 управления.

Работает делитель частоты следуюп(нм Образом»

1«r

Для получения чс«тного коэффи?Пиента

ДЕЛЕПИЧ K КОЭффИПИЕПт ДЕЛЕНИЯ дог? ИТЕЛЯ

1 устанавлиВается равным К/2? а на вход логического элемента И 3 с блока

6 управления подается код О. Иа !зь?ходе

МНОГОВХОДОВОГО ?1ОГИЧЕСКОт О ЭЛЕМЕНТа

И 2 периодически, через каждые 3;/2

ВХОДНЫХ ИМПУЛЬСОВ ПОЯВЛЯЕТСЯ Полежн-ТЕЛЬНЫИ ИМПУЛЬС ДЛИТЕЛЬНОСтЬ?О B GgHH

ПЕРПОД 1)ХО?()П? - "Ч ЛПУг(Ь?COB 11?ЗИ ПО-,-, 3?И.нии этого 1п»Щ льса па ?) N К Входы ? К

ТРИГГЕР Ч 4 ТРИГГЕР МЕНЯЕТ СВОЕ (. ОСТО инне на противоположное. Так11М образом, частота ВыхОДКОГО сигнала ь К pals ыепьн1е частоты входного сигнала, 30

Если подать 1га вход двухвходов?ого

ЛОГическОГО. элемента И 3 с б lок(1 6 У1?— равлецчя J;од 1 для пол»»(ения 11е?., е.? -Н,1.; коэфф»1П(пента деления., то счетные импульсы HQ Выходе сУMMGTGPG 5 по мо11Улю 3 два будут менять полярность после каждо1 о сраоатыв.?Ния 3,К Tplll-I =Па ., -1то

П1)иведет K Сокра(?1ению ПериОда ВЬ1ХОД-НОГО СИГН()г1а HQ ЕДШ1ЖЦУ» П1») И ЭТОМ КОЭ ф— фи11иент деления ста?Пет равны!??J К-1»

Hp(gJJ&I-НЕК(Ый ДЕ??ИтЕЛЬ ЧНСТОГЫ ПО

СР?»ЯВНЕ1П(?К) С НЗВЕСТН?Я МИ СОДЕРжнт МЕНЬ» зле ментов „B. чнслО разр? ?1ОВ час»GTbl с и?«реме1пп??1 „< к(, эф-(;?1П?ИЕ1(т(З;.l ДЕЛЕ(1ИЯ B 1(ЕК< .?МЕ1(ЫЛЕ11О На

Е?ДИ1П((1У„а г?1ЕП?ЗВат<- ЛЬКО, И НОВЫ(((ЕНг11УЮ и?здежнОсть забО(ы» Б1ястродействие устРой(«1 Ва г?г ВгЕЛИЧИЛО?СЬ, ПОСКОЛЬК гг ВЬ(ХОг1НОИ

СИ ГНПЛ ф?ЗР М?ИРУЕ ГС и НЕПОСРЕДСТВЕ КБО ПОД дей твнем фронтов Входного сигнала,. поЧавае?.1О? О ?1а ?(с -тнмй ХОД J К ("рн 1 Е а

q) ор ;??? а нз O6p r? Tc; нl-, я

Делитель -(астоты следова)п(я импульСОВ СОДЕРжа ?? Ig ДЕ?? ИТЕЛ :,-а((ОТЫ г- ПЕ (?Е??МЕННЬ(!г? ?К(Бфт? БЦ(ЕНТОЫ ДЕЛЕНИЯ ВХОД которого соединен с вь ходом сумматора

B входы разрядов -. c выходами разря-

ДОВ бЛОКа УПРаВЛЕНИ?1, ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, ПЕРВЫЙ ВХОД КОТОРОГО СОЕДИНЕН С ОДНИМ из выходов блока управления, и триггер на вь?ходе, o T л и ч а ю ?д и Й с я тем, что, с пелыо увеличения быстродействия устройства при одновременном повышении его надежности, в него введен многовходовой логический элемент И, BxogbI 1(отОрОГО соединены с Выходайи делит(-"1я частоты с переменным коэфф?уп1ие11том деления ве??Ход которого подкл?ю?1ен к С входу триг1ера, а выход— с ) — К входами триггера, выход которого соединен с вторь м входом логического элемента, выход которого подключен к входу сумматора.

Источники инфор??ма)1ии, J1pHklqTb Во внимач11е при экспертизе

1. Лвторское свидетельство СССР

Кг? 401005, кл» Н 03 h 23/00, 1 97

2. Авторское свидетельство СССР

Ы? 4:996/4, кл. И 03 К 23/00, 1974.

=- — 11НИ1 ПЧ Заказ 3?683/16 (Ьщтиал ППП "Патент г. У)к1 ород„ул.Проектная,4