Двоичный счетчик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Севз Советсниз(Социалистических
Республик
«i> 738178
*
S .,,./ . (61) Дополнительное к авт. свид-ву (51)M. Кл. (22) Заявлено 100577 (21) 2483170/18-21 с присоединением заявки ¹â€” (23) Приоритет
Н 03 К ?3/03
Государственный комнтет
СССР ло делам изобретений н открытий
Опубликовано 300 80. Бюллетень № 20
Дата опубликования описания 300580 (53) УДК 821. 374., 32 (088. 8) (7?) Автор изобретения
С .И. Скрилицына (71) Заявитель
Московский ордена Трудового Красного Знамени инженерно-физический институт (54) ДВОИЧНЫЙ СЧЕТЧИК
Предлагаемый двоичный счетчик предназначен для использования в устройствах промышленной автоматики, вычислительных устройствах, работающих в спецрежимах.
Известен двоичный счетчик, содержащий р-и-р и и-р-и-транзисторы и элемент памяти в каждом разряде (1).
Недостатком этого двоичного счетчика является низкая надежность.
Известен также двоичный, счетчик, каждый разряд которого содержит два р-и-р и один п-р-п-транзисторы, мифистор и три резистора, эмиттеры перного р-и-р- и и-р-и-транзисторов соединены через управляющую цепь мифистора с общей шиной, базы первого р-и-р- и и-р-и-транзисторов соединены соответственно с замыкающим и размыкающим контактами мифистора, коллектор первого р-и-р-транзистора соединен через первый резистор с отрицательной шиной питания, коллектор и-р-и-транзистора соединен с базой 25 второго р-и-р-транзистора и через второй резистор с положительной шиной питания, которая через третий резистор соединена с эмиттером второго р-и-р-тра н зис тора (2) .
Недос татк ом этого счетчика явл яе тся относительно низкая надежность.
Цель изобретения-повышение надежности .
Поставленная цель достигается тем, что в двоичный счетчик каждый разряд которого содержит два р-и-р и один п-р-п-транзисторы, мифистор и три резистора, эмиттеры первого р-и-р- и и-р-и-транзисторов соединены через управляющую цепь мифистора с общей шиной, базы первого р-и-р- и и-р-итранэисторов соединены соответственно с замыкающим и раэмыкающим контактами мифистора, коллектор первого р-и-р-транзистора соединен через первый резистор с бтрицательной шиной питания, коллектор и-р-n -транзистора соединен с базой второго р-и-р-транзистора и через второй резистор с положительной шиной питания, которая через третий резистор соединена с эмиттером второго р-п-р-транзистора, в каждый разряд введены дойолнительные р-и-р- и и-р-и-транзисторы и пять дополнительных резисторов, коллектор второго р-n-p-транзистора соединен через первый дополнительный резистор с отрицательной миной питания, базы
738178
1 и 4 соединены" соответственяо" c зайы"- кающим и размыкающим контактами мифистора 14. Коллектор первого р-и-ртранзистора 1 соедйнен через первый резистор 6 с отрицательной шиной 18 пй гани я, Коллектор первого и-р-и-транзистора 4 соединен с базой второго р-п-р-транзистора 2 и через второй резистор 7 с положительной шиной 19 питания, которая через третий резистор 8 соединена с эмиттером второго р-и-р-транзистора 2. Коллектор второго р-и-р-транзистора 2 соединен .через четвертый резистор 9 с отри3S
40 цательной шиной 18 питания базы третьего р-и-р и второго и-р-и-транзисторов 3 и 5 соединены соответственно с змиттером и коллектором второго . р-ri - р-транзистора 2.-Эмиттеры третьего р-и-p - и второго n=p-n-транзис" торов соединены соответственно с от50 рицательной 18 и положительной 19 шинами ййтайия, Общая шина 17 соединена через резисторы 10 и 11 с коллек-
" T0pBMH соответсТвенно третьего р-и-р>5 и второго и-р-п-транзисторов 3 и 5, " КОТОВЕ Сбответственно через резисторы 12 и 13 соединены с базами со"ответственно первых n-p-и- и р-и-ртранзисторов 4 и 1 слenyromего разряда, а базы первых n- p-и - и p -и -" р=": транзисторов 4 и 1 первого разряда
- :оединены через первый 15 и второй
l6 Ъс. пбМОГательнЬ.е резисторы собтр1ополйительных р-и-р- и и-р-и-транзисторов -соединены соответственно с змиттером и коллектором второго р-п-р-транзистора, эмиттеры дополнительных р-и-р- и n-p-и-транзисторов
- соединены соответственно с отрицательной и положительной шинами питания. Общая шина соединена через второй и третий дополнительные резисторы с коллекторами дополнительных со-, "ответственно p-n-p- и и-р-и-транзисторов, которые через соответственно четвертый и пятый дополнительные резисторы соединены:с базами соответственно и-р-п- и первого р-и-р-транэисt торов следующего разряда, а базы и-р-и- и первого р-и-р-транзисторов 15 первого разряда соединены через первый и второй вспомогательные резисторы соответственно с первым и вторым
,входами двоичного счетчика, 20
Структурная схема двоичного счет--"чика показана на чертеже, Двоичный счетчик в каждом разряде содержит три р-и-р-транзистора 1,2,3 и два п-р и-транзистора 4 и 5, восемь резисторов 6-13 и мифистор 14, а также вспомогательные резисторы 15 и 16, в каждом разряде эмиттеры первых p-n-p- и и-р-и-транзисторов 1 и 4 соединены через управляющую цепь мифистора 14 с общей шиной 17. Базы первых р-и-р- и и-р-и 4 транзисторов ветственно с первым 20 и вторым 21 входами двоичного счетчика.
Двоичный СчетЧик работает следующим образом.
В отсутствии входного сигнала все транзисторы счетчика закрыты. Транзисторы 1 и 4 закрыты нулевыми потенциалами на сьоих базах, так как база транзистора 1 заземлена, через резистор 16, если данный разряд в нулевом логическом состоянии, или через контакт мифистора 14, если данный разряд в единичном логическом состоянии.
Транзистор 4 закрыт, так как его база заземлена, или через размыкающий контакт мифистора 14, если данный разряд находится в состоянии логического нуля, или;через резистор 13, если данный разряд находится в единичном логическом состоянии, ТранзисТОр 2 закрыт положительным потенциалом на базе, поданным через резистор 7, и транзистор 3 закрыт положительным потенциалом, поданным через резистор 8. Транзистор 5 закрыт потенциалом, поданным через резистор 9.
В этом состоянии счетчик устойчив и практически не потребляет энергии от источника питания.
Все транзисторы счетчика работают в ключевом режиме и проводят ток только в моменты действия входных сигналов. Переключение мифисторов 14 происходит после окончания действия входНОГО cHrHaJIa c фиксированной задержкой относительно его начала.
Входными импульсами для каждого иэ разрядов служат положительный и отрицательный импульсы, поступающие от предыдущего разряда через резисторы 12 и 13 соответственно, для всех разрядов, кроме первого, для которого эти импульсы подаются на входы 20 и 21 соответственно и проходят через резисторы 15 и 16 соответственно.
При одновременной подаче импульсов положительный импульс оказывается эашунтированным размыкающим контактом мифистора 14, если первый разряд находился в нулевбм состоянии, а отрицательный импульс открывает транзистор 1. Этот транзистор пропускает импульс тока, который, проходя через мифистор 14, обеспечивает его срабатывание, что Приводит к переключению его контактов. Замыкающий контакт замыкается, шунтируя вход транзистора 1, а размыкающий подготавливает к приходу следующей пары входных импульсов транзистор 4. Разряд переходит в единичное логическое состояние следующая пара входных импульсов привоцит к отпиранию транзистора 4. Это обеспечивает формирование на коллекторе этого транзистора отрицательного импульса перекоса одновременно с входным сигналом, этот импуЛьс отпирает транзистор 2, 738178
Формула изобретения который обеспечивает отпирание транзисторов 3 и 5,, в результате чего на следующий разряд подаются запускающие импульсы, Положительный импульс, проходя через мифистор 14, возвращает его в исходное состояние.
Так как все транзисторы работают в ключевом режиме и при отсутствии входных импульсов находятся в закрытом состоянии, двоичный счетчик обеспечивает повышенную надежность.
Двоичный счетчик, каждый разряд которого содержит два р-и-р- и один п-р-п-транзисторы, мифистор и три резистора, эмиттеры первого р-и-ри и-р-и-транзисторов соединены через управляющую цепь мифистора с общей шиной, базы первого р-и-р- и и-р-итранзисторов соединены соответствен-. но с замыкающим и размыкающим контактами мифистора, коллектор первого р-п-р-транзистора соединен через первый резистор с отрицательной шиной питания, коллектор и-р-и-транзистора соединен с базой второго р-и-ртранзистора и через второй резистор с положительной шиной питания, которая через третий резистор соединена с эмиттером второго р-п-р-транзистора, отличающийся тем, что, с целью повышения надежности, в каждый разряд введены дополй тельные
p-n-p- и и-р-и-транзисторы и пять дополнительных резисторов, коллектор второго p=n=p - òðàíÚèñòîðà соедийен через первый дополнительный резистор с отрицательной шиной питания, базы дополнительных р n-р- и и-р-и-транзисторов соединены соответственно с эмиттером и коллектором второго р-n-p-транзистора, эмиттера дополни-тельных р-n-p- . и и-р-и-транзисторов l0 соединены соответственно с отрица- " тельной и положительной шинами питания, общая шина соединена через второй и третий,дойолнительные резисторы с коллекторайи дополнительных соответственно р-и-р- и и-р-и-транзис торов, которые через соответственно четвертый и пятйй дополнительные резисторы Соединены с,базами соответственно и-p n- и первого р-п-р-тран20 эисторов следующего разряда, а базы n-p--n- и первого р-и-р-транзисторов первого разряда соединены через пер " вый и второй вспомогательные резисторы соответственно с первым и вторым 5 входами двоичного счетчика.
Источники информации, принятые во внимание при экспертизе
1. Автоматика и приборостроение
-."- Р 2, 1965, с. 44.
2. Авторское свидетельство СССР по заявке Р 2443723/18-21, кл. Н 03 К 23/03 (прототип) .
ЦНИИПИ Заказ 2831/38
Тираж 995 Подписное
Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
