Делитель частоты импульсов с управляемым коэффициентом деления

ОП ИСАНИИ

И ЗЬБ таЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

738174

Союз Советских

Социалистических

Республик (61) Дополнительное к авт; саид-ву— (22) Заявлено 20.07.76 (2t ) 2387344/18-21 с присоединением заявки №вЂ” (51) М. Кл.

Н 03 К 23/02

Государстевнный комитет

СССР ао делам изобретений н открытий (23) Приоритет—

Опубликовано 30 (35 80. Бюллетень ¹ 20 (53) УДК 621. .373.3 (088.8) Дата опубликования описания 30.05.80

И. В. Никифоров (72) Автор изобретения (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ""C УПРАВЛЯЕМЫМ

КОЭффИЙЙЕНТОМ ДЕЛЕНИЯ

Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах частот.

Известен делитель частоты импупьсов с управляемым коэффициентом деления, который содержит формирователь, 0 -разрядный реверсивный счетчик, на вход которого подается сигнал, racTQTa которого подпежит делению, вентили, считывающие (n. -1) число, соответствующее весу особого кода, и вентипи, считывающие число меньшее на единицу числа (n. -1). На вентили подается сигнал, частота кото-рого подлежит делению, и кодовый сигнал, выражающий коэффициент деления Я

Однако известная схема позволяет получить коэффициенты деления, которые регулируются лишь кодовым сигнапрм, и не пбзвопяет производить дополнительную коррекцию коэффициентов деления с цепью расширения их пределов изменения.

Наибопее близким техническим рещеюем к предпагаемому является делитель частоты импульсов, который содержит

2 формирователь, инвертор, триггеры, двоичные счетчики, логические апементы, многоразрядные блоки коррекции, блоки управпения. Этот депитель реапизует предваритепьное депенйе отношения К ипи (((+1) и депение регулируемого отношения g c rt., поспедоватепьностями из (К ас ) импульсов с (n. - ., ) последовательностями из К „импульсов P2) .

Недостатком известного депитепя явпяется ограниченный диапазон изменения дробных коаффициентов деления, так как постоянный коэффициент регупируемого коаффициента отношения значитепь- но меньше постоянного коэффициента пред- варитепьного коэффициента отйошения. Кро, ме того, дробная часть коаффициента депения отображается в виде дроби с пос2О тоянным знаменателем, чтО также не ограничивает предепы изменения коэффициента деления.. ,.Дель изобретения - расширение диапазона изменения коаффициентов деления.

3 7381

Поставленная цель достигается тем, что в делитель частоты импульсов с управляемым коэффициентом деления, содержащий входной формирователь импульсов, вход которого соединен со входной шиной, а выход которого подключен ко входам инвертора и входу первого двоичйого счетчика, выход которого через второй формирователь импульсов и логический элемент 2И-НЕ соединен со входом вто- 10 рого счетчика импульсов, выходы разрядов которого соединены с соответствующими входами многоразрядных блоков коррекции, входы управления которыми подключены к выходам блока управления 15 коэффициентом деления, а выход каждого блока коррекции подкйочен к одному входу триггера, выход которого соединен со входом выходного логического элемента 2И-НЕ, введен многоканальный блок 20 обратной связи, входы которого соединены соответственно с выходами разрядов второго счетчика импульсов, а вход которого подключен ко второму входу логического элемента 2И-НЕ, причем выход 25 янверторов соединен со вторыми входами триггеров и выходных логических элементов 2И-НЕ.

Многоразрядный блок коррекции содержит многовходовой логический элемент

И-НЕ, входы которого соединены с выходами разрядов, в каж1юм из которых последовательно включены логические элементы И-НЕ, 2И-НЕ, И-НЕ, и 2И-НЕ, 35 второй вход которого соединен со входом данного разряда, а вторь|е входы первого логического элемента 2И-НЕ подключены ко входам, управления многоразрядного блока коррекции.

Многоканальный блок обратной связи содержит многовходовой логический элемент И-НЕ, выход которого соединен со входом выходного логического элемента

И-НЕ, а входы подключены к выходам каналов, каждый из которых состоит из трех последовательно включеннйх логических элемейтов И-HE и логического элемента 2И-НЕ, второй вход которого соединен со входом данного канала блока

50 обратной связи.

На чертеже представлена блок-схема делителя частоты импульсов.

Делитель содержит входной формирователь 1 импульсов отрицательной полярности и малой длительности, вход которо го соединен со входной шиной, а выход которого подключен ко входам инвертора

2 и входу первого двоичного счетчика 3, 74 ф выход которого через второй формирователь 4 импульсов и логический элемент

5 2И-НЕ соединен со входом второго счетчика 6 импульсов, выходы разрядов которого 2, 2, ...2 соединены с соото -2 " ветствующими входами многоканального блока 7 обратной связи, выход которого подключен ко второму. входу логического элемента 5, многоканальный блок 7 со- держит идентичные звенья, состоящие из логических элементов 8,9,10 и 11, причем логические элементы 8,9,10 И-НЕ последовательно включены между собой.

Логический элемент 10 соединен своим выходом с одним из входов логического элемента 11 2И-НЕ, вход логического элемента 8 соединен с другим входом логического Ьлемента 11, а его выход соединен с одним из входов многовходового логического элемента 12 И-НЕ, выход которого соединен с входом выходного логического элемента 13 И-НЕ, К шинам 2О, 2 ..., 2 счетчика 6 подключены первые входы многоразрядных блоков 14 коррекции, вторые входы управления которых подключены к выходам блока 15 управления коэффициентом деления.

Выход каждого блока 14 подключен к одному из входов соответствующего триггера 16, другой вход которого, соединенный с первым входом выходного логического элемента 17 2И-НЕ, подключен к выходу инвертора 2, а выход — ко второму входу логического элемента 17, выход которого является выходом устрой ства.

Каждый многоразрядный блок 14 коррекции содержит идентичные звенья, состоящие из логических элементов 18, 19, 20 и 21,. подключаемые к соответствующим разрядам счетчика 6, причем первым входом каждого звена является вход izoгического элемента 18 И-НЕ, соединенный с -олним из входов логического weмента 21 2И-НЕ, а выход логического элемента 18 соединен с одним из входов логического элемента 19 2И-НЕ, второй вход которого соединен с блоком 15 управления, выход логического элемента 19 через логический элемент 20 И-НЕ соединен со вторым входом логического элемента 21, выход которого в каждом звене подключен к одному из входов многовходового логического элемента 22 И-НЕ, выход которого является выходом блока

14.

Делитель частоты импульсов работает от входного сигнала с частотой У из о которого формирователь 1 формирует им7$8174 6 пульсы, которыми запускается двоичный При воздействии сигнала с многока счетчик 3, осуществляющий деление час- нального блока 7 на логический элемент тоты в уу, раз; при этом на выходе вто- 5, частота повторения импульсов на его рого формирователя 4 получаем отрицатель выходе,.определится в виде ные импулыьу малой длительности, кото, 5, Itl-3 рые подаются на один из" входов логичес- Ф -"--о + g 9.2 (6) . и у у кого элемента 5. Логический элемент 5 l --0 может пропускать и инвертировать им- Частота У, с учетом (5) и (6) оппульсную последовательность, снятую с ределится равенством формирователя 4, если на другом его вхо- 10 . ф „, (.„--g ) де будет потенциал "1, либо обеспечивать суммирование и инвертирование двух Из равенства (7) следует, что -Р© можимпульсных последовательностей, если на но неоднозначно выбирать для заданного оба его входа будут поданы отрицатель значения. ные импульсы малой длительности. 15

Пр дположим, ч о со Îðîí1 мнб К в ходам сч тч ка 6 под юч ны

1оканального блока 7 к логическому пеРвые входы многоРазРЯдных блоков 14 элементу 5 приложен потенциал "1", тог- (входы логических элементов 18). Логида на выходе второго счетчика 6 (шина ческие элементы 18, 19, 20 и 21 фор2 ) получим импульсную последователь- : zp мируют отрицательные импульсы малой о ность с частотой повторения. длительности, причем вторые входы лоФ о гических элементов 19 (вторые входы у

Р„= многоразрядного блока 14) управляют

2, ся блоком управления 15, со стороны ко25 торого подаются команды в виде потенциа.где Ag - коэффициент деления счетчика 6, :л, Задается сповие

У лов 0 или "1 . При команде "0 цепь„ состоящая из логических элементов 19, де „„ „ы„- „, „„,ж „,, 20 и 21 блокиРУетсЯ исигнал с логичесшине 2о кого элемента 18 не пройдет на выход

По уясь (1) и (2), оп деляем не б- Зо логиЧеского элемента 21,.что соответстходимый номинал Р о вует отключению соответствующей шины о счетчика 6. При команде "1 указанная, о я,, о 1 (3) цель деблокируется, и соответствующая

Из (3) очевидна однозначная зависи- шина счетчика 6 подклуочается к выходу мость „при заданном значении Q . З многовходового логического элемента 22, Частоту повторения импульсов в шинах который осуществляет операцию сложения счетчика 6 записьуваем следующей зави- импульсньух последовательностей, снятых симостью с логических элементов 21.

О (, р (уту ) (4) В общем слУчае число многоРазРЯдных

4а блоков 14 коррекции в делителе может

Сигналы с выхода счет яка 6 преобра- быть боуее 1, ч

ыть олее, что позволяет получить от зуются логическими элементами 8, 9, одного до нескольких диапазонов частот, 10 и-11 в отрицательные импулы.ы ма» набираемых с помощью блока 15 управлой длительности. Импульсы с каждого из пения. логических элементов 11 подаются на

45 ч ормирование сигнала в каждом из соответст вующие входы многовходового диапазонов осуществляется на логичеслогического элемента 12, которьуй Осу-: ком э ком элементе 17, на один вход которого ществляет операцию сложения импульсных поступает импульсная последовательность последовательностей, поданных на его входы, выходной логический лемент 13

О ляет ра отой логического элемента 17 по инвертирует этот сигнал.

В результате с выхода логичебкого включается так, чтобы каждый импульс . элемента 13 (выход многоканального пришедший на его вход с . многоразрядблока 7) снимаются отрицательные им- н,о бл,к 14 оутрокидывая его в состоя пульсы малой длительности, частота пов, соединенного с логическим эле.торения которых выражается следующей 1ера 16 сое инеу,но о ментом 17, соответствовал "0 . В этом

gj)g у,о g (ууу-у):(5) случае логический элемент 17 блокируету О ся и первый импульс, пришедший на него с инвертора 2 вспед за импульсом с многоразрядного блока 14, не пройдет на выход логического элемента 17, но опрокинет триггер 16 в противоположное состояние.

Поспе этого логический элемент 17 деблокируется 1" и уже следующий и последующие импульсы инвертора 2 цройдут на его выход, т.е. на выход депитепя. логический элемент 17 деблокирован триггером 16 до прихода "очередного ймпульа с многоразрядного блока 14 на вход триггера 16.. Таким образом, каждый им-, пульс пришедший с многоразрядного блока 14 гасит один из импульсов на выходе логического элемента 17, пришед - ших с инвертора 2, что эквивалентно — осуществлению операции вычитайия двух импупьсных поспедоватепьйостей с частотами повторения Ф и „

В результате на выходе делителя попучим импульсную поспедоватепьность, частота повторенйя которой определяется следующим равенством .Ф

Ю-)

Ф =4 -Р =7 -Я а 2., де i<,2,...,(m->)

ЬыХ

4=0

Дпя реапизации (8) необходимо, чтобы триггер 16 опрокидывался в состояние О в паузах между импупьсами с частотой повторения К,, что достигается регупировкой задержки счетчиков 3 ЗО и 6.

Дробные переменные коэффициенты депения частоты на выходе депитепя опре- депяются равенством ъде j=<,2... (e-1)

1=о (9)

4Q Депитепь частоты импульсов Позвопяет реапизовать одно ипи несколько независимых множеств 11 (, позволяет попу» чить коэффициенты, деления, м ображаемйе дробью с изменяемым .знаменате- 4 лем, что поэвопяет реализовать постоянный- по абсопютной величине шаг приращения выходной частоты, при"этом де литепь позволяет независимо выбирать . номинап входной частоты дпя попучения заданного абсолютного шага приращения подепенной частоты, что позвопяет широ ко использовать его в синтезаторах- частот.

f $5 формупа изобретения

1. Депитепь частоты импульсов с управляемым коэффициентом деиеняя, содер73 174 8 жащий входной формирователь имйупьсов, вход которого соединен со входной шиной, а выход которого подключен ко входам инвертора и входу первого двоичного счетчика, выход которого через второй формирователь импульсов и логический апемент 2И-HE соединен со входом второго счетчика импульсов, выходы разрядов которого соединены с соответствующими входами многоразрядных блоков коррекции, входы управления которыми подключены к выходам блока управпения коэффициентом деления, а выход каждого блока коррекции, подключен к одному входу триггера, выход которого соединен со входом . выходного логического элемента 2И-НЕ, о т п и ч а ю— шийся тем, что, с целью расширения диапазона изменения коэффициентов депения, в него введены многоканапьный блок обратной связи, входы которого сое динены соответственно с вйходами разl рядов второго счетчика импульсов, а вход которого подключен ко второму входу логического апемента 2И-НЕ, причем выход инвертора соединен со вторыми входами триггеров и выходных логических элементов 2И-НЕ.

2. Депитепьпоп. 1, от ли ч аюшийся тем, что многоразрядный блок коррекции содержит многовходовой логический апемент И-НЕ, входы которого соединены с выходами разрядов, в каждом из которых последовательно включены логические апементы И-НЕ, 2И-НЕ, И-НЕ, 2И-НЕ, второй вход которого соединен со входом данного разряда, а вторые входы первого логического эпемента 2И-НЕ подключены ко входам управпения многоразрядного блока коррекции.

3. Делитель по пп. 1 и 2, о т и ич а ю шийся тем, что многоканальный блок обратной связи содержит многовходовой логический алемент И-НЕ, выход которого соединен со входом выходного логического эпемента И-НЕ, а входы подкпючены к выходам каналов, каждый иэ которых сЪстоит из трех последователь- но включенных погических элементов И-НЕ и погического апемента 2И-НЕ, второй вход которого соедйнен со входом данного канала блока обратной связи.

Источники информации, принятые во внимание при экспертизе

1. Акцептованная заявка Япония

М 47-57535, кп. 98(5) С 32, 25. 12. 72.

2. Патент Фрайции Мо 2178271 кп. Н ОЗ К 23/02, 14.12.73,