Устройство синхронизации по циклам

Соез Советских

Соцмалмстмческмх

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ и АВТОРСКОМУ СВИДИТВЛЬСТВУ (613 Дополнительное к авт. свид-ву (22) Заявлено 29.03. 77 (21) 2471972/18-09 с присоединением заявки № (23) Приоритет

Опубликовайо 05.01.79.бюллетень № 1

Дата опубликования описания 08.01.79

< 641670 (5!) M. Кл.

Н 04Ь7/08

Государстеекеый кометет

СССР оо делам езооретенкй н открытий (53) УДЫ 621.394. .662(088.8) И. Ф. Хомич (72) Лвтор изобретения е

Пензенский завод-ВТУЗ при заводе ВЗЯ " он вен Пенеенского.политехнического втес титушка (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ

Изобретение относится к технике связи и мсжет быть применено в аппаратуре передачи дискретной информации, использующей блочные корректирующие коды или маркерные разделительные знаки.

Известно устройстве синхронизации по циклам, содержащее последовательно соединенные входной накопитель н дешифратор, последовательно соединенные первый элемент И и счетчик ошибок и последовательно соединенные генератор тактовь|х импульсов и распределитель, выход которого подключен к первому входу первого элемента И, а также второй элемент И, к одному из входов которого подключен выход блока памяти, и счетчик совпадений f!).

Однако известное устройство недостаточно защищено от помех канала связи.

Целью изобретения является повышение помехоустойчивости.

Для этого в устройство синхронизации по циклам, содержащее последовательно соединенные входной накопитель и дешифратор, последовательно соединенные первый элемент И и счетчик ошибок и последовательно соединенные генератор тактовых импульсов и распределитель, выход которого подключен к первому входу первого элемента И, а также второй элемент И, к одному из входов которого подключен выход блока памяти, и счетчик совпадений, введены кодопреобразователь, блок сравнения и решающий блок.

При этом кодопреобразователь включен между первым выходом дешнфратора н вторым входом первого элемента И, а второй выход дешифратора через последовательно соеднненныс второй элемент И и блок памяти подключен соответственно к входам счетчика совпадений и блока сравнения, к другому входу которого подключен выход распределителя. К управляющему входу распределителя и к управляющим входам кодопреобразователя, счетчика ошибок и счетчика совпадений подключены соответствующие выходы решающего блока, к входам которого подключены соответственно выходы счетчика ошибок, блока сравнения и счетчика совпадений.

На чертеже приведена структурная элекхв трическая схема предложенного устройства.

Устройство синхронизации по циклам содержит последовательно соединенные входной накопитель и дешифратор 2, последовательно соединенные первый элемент И 3

641670 и счетчик 4 ошибок, последовательно соединенные генератор 5 тактовых импульсов и распределитель 6, выход которого подключен к первому входу первого элемента И 3, а также второй элемент И 7, к одному из входов которого подключен выход блока памяти 8, и счетчик 9 совпадений. Устройство со держит также кодопреобразователь 10, блок сравнения 11 и решающий блок 12, при этом кодопреобразователь 10 включен между первым выходом дешифратора 2 и вторым входом первого элемента И 3, а второй выход дешифратора 2 через последовательно соединенные второй элемент И 7 и блок памяти

8 подключен соответственно к входам счетчика 9 и блока сравнения 11. К другому входу блока сравнения ll подключен выход распределителя 6, к управляющему входу которого и к управляющим входам кодопреобразователя О и счетчиков 4, 9 подключены соответствующие выходы решающего блока 12.

К входам блока!2 подключены выходы счетчика 4, блока сравнения 11 и счетчика 9.

Устройство работает следующим образом.

Принимаемая двоичная последовательность, закодированная блочными корректирующими кодами, или с маркерными сигналами, представляющими собой некоторую фиксированную комбинацию, поступает в накопитель 1 с дешифратором 2.

При совпадении поступающей информации с законом построения кода или маркера иа втором выходе дешифратора 2 появляются единичные сигналы. Эти сигналы далее следуют через элемент И 7 на блок памяти 8, где запоминаются все фазовые сдвиги последовательности на объеме одного цик-! ла анализа.

С первого выхода дешифратора 2 на кодопреобразов атель О поступают кодовые сигналы, соответствующие уравнениям проверок корректирующего кода или числу ошибочных знаков в маркерпой посылке.

Кодопреобразователь 10 обеспечивает формирование единичного сигнала на элемент И 3 при условии, что кратность ошибок на анализируемой.позиции распределителя 6, управляемого генератором 5, превосходит установленное значение, которое задается решающим блоком 12. В результате счетчик 4 производит подсчет циклов анализа, на которых кратность ошибок превосходит кратность корректируемых ошибок в коде или в маркерах, что повышает помехоустойчивость синхронизации в режиме захвата.

Накопленные в блоке памяти 8 результаты анализа различных фазовых сдвигов на последовательных циклах анализа постепенно исключаются из памяти, так как через элемент И? проходят только единичные сигналы, удовлетворяющие коду илн маркерам с периодичностью, равной длительности цикла.

Счетчик 9 подсчитывает число циклов анализа, в течение которых в блоке памяти 8 циркулирует один единичный сигнал, соответствующий с наибольшей вероятностью

5 синхронному положению. В блоке сравнения

11 фаза этого сигнала сравнивается с фазой распределителя 6 и в зависимости от результатов сравнения и срабатывания одного из счетчиков 4 или 9 решающий блок 12 вырабатывает управляющие сигналы на распределитель 6, кодопреобразователь 10 и счетчики 4, 9.

Совпадение фаз на блоке сравнения !1 при срабатывании счетчика 9 и при отсутствии срабатывания счетчика 4 свидетельству35 ет о иали . tH синхронизма в работе устройства.

Срабатывание обоих счетчиков 4, 9 при наличии совпадения фаз характерно для ситуации ложного обнаружения потери синхронизма, и решающий блок 12 увеличивает коэффициент пересчета счетчика 4 или снижает значение подмножества ошибок,в кодопреобразователе 10.

При несовпадении фаз в блоке сравнения 11 срабатывание счетчиков 4 и 9 соот25 ветствует ситуации потери синхронизма, и решающий блок 12 производит фазирование распределителя 6 выделенными синхросигналами.

Прп несовпадении фаз в блоке сравнения 1! срабатывание счетчика 4 и отсутствие срабатывания счетчика 9 соответствуют случаю потери синхронизма и невыделению синхросигнала, и решающий блок 12 умейьшает коэффициент пересчета счетчика 9.

Предложенное устройство позволяет поЗ5 высить помехоустойчивость синхронизации за счет более надежного обнаружения нотери синхронизма в режиме захвата, а также выделения синхронного положения в режиме поиска при передаче информации по каналам связч с помехами.

4О

Формула изобретения

Устройство. синхронизации по циклам, со45 держащее последовательно соединенные входной накопитель и дешифратор, последовательно соединенные первый элемент И и счетчик ошибок, последовательно соединенные генератор тактовых импульсов и распределитель, выход которого под5в ключен к первому входу первого элемента И, а также второй элемент И, к одному.из входов которого подключен выход блока памяти, и счетчик совпадений, отличаюи!ееся тем, что, с целью повышения помехо55 устойчивости, введены кодопреобразователь, блок сравнения и решающий блок, при этом кодопреобразователь включен между первым выходом дешнфратора и вторым входом первого элемента И, а второй выход дешифратора через последовательно соединенные

64!670

Составитель Е. Петрова

Редактор И. Карнас Техред О. Луговая Корректор Е. Дннннская

Заказ 7б4М57 Тираж Т гч Подннсное

ЦЙИИПИ Государственного комитета СССР но делам нзобретеинй и открытий

O303S, Москва, Ж-35, Раушская наб д. 4/Ь

Филиал ППП Патеитэ, г. Ужгород, ул. Проектная. 4 второй мемент И и блок памяти подключен соответственно к входам счетчика совпадений и блока сравнения, к другому входу которого подключен выход распределителя, к управляющему входу. которого н к управляю- 5 щнм входам кодопреобразователя, счетчика ошибок и счетчика совпадений подключены соответствующие выходы решающего блока, к входам которот подключены соответственно выходы счетчика ошибок, блока сравнения н счетчика совпалений.

Источники информации, принятые во внимание при экспертизе:

l. Авторское свидетельство СССР

hit 498752, кл. Н 04 L 7/08, 1973.