Накапливающий сумматор

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ » 634276

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено 30.11.76 (21) 2426647/18-24 с присоединением заявки ¹ (23) Приоритет

Z (51) М. Кл

Cj 06 F 7/50

Государственный каннтет

Совета Инннстров СССР оо делам нэооретеннн н открытий (43) Опубликовано26.11.78.Áþëëåòåíü № 43 (53) УДК 681.325. .5 (088.8) (45) Дата опубликования описания 28 . 11 .78

А.,ц. Бакакчн, Г. В. Митрофанов, A. K. !1аумов ч А. Н. Хромов (72) Авторы изобретения (71) Заявитель (54) НАКАПЛИВАЮШИЙ СУММАТОР

Устройство относится к области вычислительной техники и, в частности, может быть использовано в арифметических устройствах цифровых вычислительных машин.

Известны накапливающие регистры, предназначенные для работы в арифметических устройствах ЦВМ, содержащие регистр слагаемого, регистр суммы, ключи передачи, логические элементы и формирователи переноса (1), (2) .

Недостатком указанных устройств является малое быстродействие, ограниченное задержками переноса, которые возникают при поразрядном сложении кодов, что ведет при большой разрядности накапливающих регистров к задержке переноса, которые могут достигать значительной величины.

Наиболее близким аналогом является накапливающий сумматор, содержащий в каждом разряде триггер суммы, триггер полусуммы, триггер переноса, элемент HE и элементы И†HE, причем нулевой выход триггера суммы подключен к первым входам первого и второго элементов И-НЕ, а единичный выход триггера суммы — к первым входам третьего и четвертого элементов И-НЕ, вторые входы второго и четвертого элементов И-НЕ подключены ко входу соответствующего разряда сумматора, который. через элемент НЕ подключен ко вторым входам первого и третьего элементов И-НЕ, нулевой

5 вход триггера полусуммы подключен к выходам первого и четвертого элементов И-НЕ, а единичный вход к выходам второго и третьего элементов И-НЕ. нулевой вход триггера переноса подключен к выходам первого, второго и третьего элементов И-НЕ, а единичный вход — к выходу четвертого элемента И-НЕ, третьи входы первого, второго, третьего и четвертого элементов И-НЕ подключены к первой управляющей шине (3).

Недостатком этого устройства является наличие второго регистра переноса, что приводит к усложнению схемы и увеличению количества элементов, а также снижает надежность работы всего устройства. Введение второго регистра переноса значительно

2О снижает быстродействие и надежность устройства. а также ограничивает разрядность, так как всличение разрядности приводит к увеличению времени выполнения операции.

6342

2О

Целью настоящего изобретения является увеличение быстродействия накапливающего сумматора.

Указанная цель достигается тем, что. в каждый разряд его введены формирователь одновременного переноса, элемент неравиозначности и два дополнительных элемента

И-НЕ, причем входы формирователя одновременного переноса подключены к единичным выходам триггеров полусуммы и переноса предыдущих разрядов и триггера переноса старшего разряда, входы элемента неравнозначности подключены к выходу формирователя одновременного переноса и единичному выходу триггера полусуммы, а выход элемента неравнозначности — к первому входу первого дополнительного элемента

И-НЕ, выход которого подключен к единичному входу триггера, суммы и первому входу второго дополнительного элемента И-НЕ, выход которого подключен к нулевому входу триггера суммы, управляющHp входы формирователей одновременного переноса всех разрядов подключены ко второй управляющей шине, а вторые входы дополнительных элементов И-НŠ— к третьей управляющей шине.

Нг ертеже представлена блок-схема накапливающего сумматора, выполненного с0гласно . аиному изобретению.

Накапливающий сумматор состоит из триггеров суммы 1, 2, 3, соединенных с в,.— ходами соответств ющих дополнительных элементов И-НЕ 4, 5, 6, 7, 8, 9. Входы э1емеи— тов И-НЕ 4,6,8 соединены с выхо,вами соответствуиоип х-элементов И-НЕ 5, 7, 9. Кроме того, входы элементов И-liE 4, 5, 6, 7, 8., 9 соединены с управляющей шиной 10. Входы элементов И-НЕ 5, 7,9 соединены с выходами соответствующих элементов неравнозначности 11, 12, 13. Входы элементов неравнозначности 12, 13 соединены с выходами соответствующих формирователей одновременного переноса 14, 15. Выходы триггера полусуммы 16 соединены со входами элемента неравнозначиости 11, со входами соответствующих формирователей одновременного переноса 14, 15 и шиной переноса

17. Выход триггера переноса 18 соединен с входами формирователей одновременного переноса 14, 15 и шиной переноса 19. Выход триггера полусуммы 20 соединен со входом элемента неравнозначности 12, кроме того выход триггера полусуммы 20 соединен со входом формирователя одновременного переноса 15 и шиной переноса 21. Выход триггера переноса 22 соединен со входом формирователя одновременного переноса 15 и шиной переноса 23. Выходы триггера полусуммы 24 соединены со входами элемента неравнозначности 13 и шиной переноса 25.

Выход триггера переноса 26 соединен с шиной переноса 27. Шина переноса из старшего разряда 28 соединена со входом элемен25

ЗО

4О

55 та неравиозиычности 11 и входами соответствующих формирователей одновременного переноса 14, 15. Входы триггера ио.i,, мы

16 и триггера переноса 18 соединены с выходом соответствующих элементов И-НЕ 29, 30, 31, 32. Входы триггера полусуммы 20 и триггера переноса 22 соединены с выходами соответствующих элементов И-НЕ 33, 34, 35, 36. Входы триггера полусуммы 24 и триггера переноса 26 соединены с выходами соответствующих элементов И-НЕ, 37, 38, 39, 40. Выходы триггера суммы 1 соединены со входами элементов И-НЕ 29,30, 31, 32. Выходы триггера суммы 2 соединены со входами элементов И-НЕ 33, 34, 35. 36. Выходы триггера суммы 3 соединены со входами элементов И-НЕ 37, 38, 39, 40.

Выходы элементов НЕ 41, 42, 43 соединены со входами соответствующих элементов И-HE 29,31,33,35,37, 39, а входы элементов HF. 41,42, 43 соединены со входами соответствующих элементов И-НЕ 30, 32, 34, 36, 38,40. Управляющая шина 44 соединена со входами элементов И-НЕ 29 — 40.

Работу устройства разберем иа примере третьего разряда. Число в двоичном коде поступает иа входы элементов И-НЕ 38. 40 и через инвертор 43 на входы элементов

И-HF 37, 39. На вторые входы элементов

И-НЕ 37, 38 поступает сигнал с нулевого выхода триггера суммы 3. На вторые входы элементов И-HE 39, 40 поступает сигнал с единичного выходы триггера суммы 3. 11ри поступ Пении положительного -1миульсного сигнала по управляющей шине 44 на третьи входы элементов И-НЕ 37 — 40 срабатывает один из четырех элементов, на ",õîäàõ которого в этот момент оудут присутствовать гсе положительные сигналы. При этом возможна одна из четырех комбинаций, возникающая при сложении двуx однор зрядных двоичных кодов. При сложении двух единиц включается элемент И-НЕ 40 и устанавливает триггер полусум.. ы 24 в состояние нуля, а триггер переноса 2. .стояние единииы. При комбинациях единица-ноль включается один из элементов И-HE 38, 39 и устанавливает триггер полусуммы 24 в состояние единицы, а триггер переноса 26 в состояние нуля. При нулевой комбинации оба триггера 24, 26 устанавливаются в нулевое состояние. После первого сложения, в рассматриваемом разряде, на входы формирователя одновременного переноса 15 по шинам переноса 17, 19, 21, 23 будут поступать единичные и нулевые уровни с единичных вых0,10â триггеров полусуммы 16, 20, с триггеров переноса 18, 22 предыдущих разрядов и по шине переноса 28 — со старшего разряда регистра. В результате на выходе формирователя 15 будет сформирован сигнал переноса, который поступает на прямой II инверсный входы элементы исраииозиачности 13. нг другие входы которого

634276 поступают уровни с триггера полусуммы 24.

При наличии единицы на выходе формирователя переноса 15 и нуля на единичном выходе триггера полусуммы 24, а также единицы на выходе триггера полусуммы 24 и нуля на выходе формирователя переноса

15 на выходе элемента неравнозначности 13 получается единичный сигнал, при комбинациях двух единиц или двух нулей на выходе элемента неравнозначности устанавливается нулевой сигнал. С приходом положительного импульса по управляющей. шине

10 триггер суммы 3 через элементы И-НЕ 8, 9 устанавливается в положение, соответствующее сигналу на выходе элемента неравнозначности 13, которое сохраняется до следующего цикла сложения, определяющее поступление управляющих импульсов по шинам 44, 10.

Применение данного накапливающего сумматора в узлах вычислительной техники значительно сокращает время выполнения операций и повышает надежность работы.

Упрощение схемы и сокращение числа элементов снижает стоимость устройства, габариты и вес, а также приводит к упрощению схемы управления накапливающим регистром. Это позволяет использовать устройство не только в вычислительной технике, а при построении различных автоматических систем и устройств контроля, где требуется производить суммирование двоичных кодов.

Формула изобретения

Накапливающий сумматор, содеожащий в каждом разряде триггер суммы, триггер полусуммы, триггер переноса, элемент «НЕ» и элементы И-НЕ, причем нулевой выход триггера суммы подключен к первым входам первого и второго элементов И-НЕ, а единичный выход триггера суммы — к, первым входам третьего и четвертого элементов И-НЕ, вторые входы второго и четвертого элементов И-НЕ подключены ко входу соответств IoIILc го разряда сумматора, который через элемент HE. подключен ко вторым входам первого и третьего элементов

И -HE, нулевой вход триггера полусум мы подключен к выходам первого и четвертого элементов И-НЕ, а единичный вход — к выходам второго и третьего элементов И-НЕ, п1.1pBQH вход триггера переноса полк,1ю геи к выходам первого, второго и третьего элементов И-НЕ, а единичный вход — к выходу четвертого элемента

И-НЕ, третьи входы первого, второго, третьего и четвертого элементов И-НЕ подключены к первой управляющей шине, отличающийся тем, что, с целью повышения быстродействия сумматора, в каждый разряд его введены формирователь одновременного переноса, элемент неравнозначности и два дополнительных элемента И-НЕ, причем входы формирователя одновременного переноса подключены к единичным выходам триггеров полусуммы и переноса предыдущих раз20 рядов и триггеров переноса старшего разряда, входы элемента неравнозначности подключены к выходу формирователя одновременного переноса и единичному выходу триггера полусуммы, а выход элемента неравнозначности — к первом вход пепвого до25 полнительного элемента И-НЕ, выход которого подключен к единичному входу триггера суммы и первому входу второго дополHèòåëbHoго элемента И-НЕ, выход которого подключен к нулевому входу триггера суммы, управляющие входы формирователей одновременного переноса всех разрядов подключены ко второй управляющей шине, а вторые входы дополнительных элементов

И-HE к третьей управляющей шине.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

¹ 362295, кл. G 06 P 7/38, 1970.

2. Авторское свидетельство СССР

¹ 375645, кл. G 06 F 7/385, 1970.

4р 3. Авторское свидетельство СССР

¹ 242497, кл. G 06 F 7/42, 1967.

634276

Составитель В. Березкин

Техред О. Луговая Корректор С. Шекмар

Тираж 784 Г!одписное

Редактор Jl. Мс пуришвили

Заказ 6763/47! НИИПИ осударственного комитета Совета Министров СССР по делам изобретений и открьпий

I l 3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4