Параллельный накапливающий сумматор

Союз Советйаа

Социалистических

Республик

0 ) 581470

2" "

{51} М.: КЛ. -- ==-= -- .6 06 7 7/50

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, (61) доволнительное к авт. свид-ву— (И) Заявлено 24.1175(ЯЦ 2192622/18-24 с присоединением заявки Ah Государственный N0MNTN

Сената. INHHNcTpOs ССР ао делам изобретений н открытий (43) Опубликовано 251177.Бюллетень ph 43 (33) Приоритет— (5З) УЯК 681.325.5 (088.8) (45) Дата опубликования. описания 25,11,77 (72) -Авторы изобретения

А.A.Ëîòòî, Д.A Äèäåíêî и Т.И.Лотто

P1) Заявитель (54 ) ПАРАЛЛЕЛЬНЫЙ НАКАПЛИВАЮЩИЙ СУИМА1 ОР

Изобретение относится к цифровой вычислительной техник е и может быть использовано для построения арифметических устройств. .Известны накапливайщие сумматоры параллельного дейбтвия с.последовательным переносом 11 ), (2 1. Недостатком накапливающих сумматоров является сложность, обусловленная налнчием, линий задержек в цепях переноса между смежными триггерами. Причем в на» капливающих сумматорах с последовательным переносом имеет место некоторое увеличение быстродействия, но оно достигается за счет введения в схему сумматора дополнительных элементов, т.е. за счет еще большего усложнения при сохранении линий задержек между смежными триггерами в цепях последовательного переноса.

Известен также параллельный накапливающий сумматор, содержащий в каждом разряде триггер, элемент И и элемент ИЛИ, причем первые входы элементов И всех разрядов сумматора подключены ко входам разрядов числа, выходы элементов И каждого разряда сумматора подключены к первому входу элементов

ИЛИ соответствующего разряда сумматора, выходы которых подключены к счет2 ным входам триггеров того же разр4@а, вторые входы элементов И четных разрядов сумматора подключены к шине. управления (3 ).

5 Недостатком сумматора является сложность, обусловленная наличием в цепях переноса всех разрядов элемен» тов задержки.

10 Цель изобретения — упрощение сумматора за счет исключения элементов задержки из всех цепей последовательного переноса путем поочередного ввода четных и нечетных разрядов слагаемых.

16 эта цель достигается тем, что в сумматор введен элемент задержки, вход которого подключен к шине управления, а выход — ко вторым входам элементов

И нечетных разрядов сумматора, при

Ю этом единичный выход триггера каждого разряда сумматора подключен ко второму входу элемента,ИЛИ последующего разряда сумматора.

На чертеже приведена функциональная схема накапливающего сумматора.

Предлагаемый накапливающий сумматор содержит триггеры 1 со счетным входом. элементы ИЛИ 2, элементы и нечетных и 4 четных разрядов, элемент 5 задержки и шину 6 управления

581470

Входы 7 разрядов числа, служащиедля ввода нечетных разрядов слагаемого, подключены ко входам элементов И

3, входы 8 разрядов числа, служащие для ввода четных разрядов слагаемого, подключены ко входам элементов И 4.

Другие входы элементов И 3 нечетных разрядов соединены с выходом элемента задержки 5, вход которого и другие входы элементов И 4 четных разрядов подключены к шине управления 6.

Выходы элементов И 3 и 4 соединены со счетными входами триггеров 1 в каждом разряде сумматора через эле- мент ИЛИ 2, другой вход которого соединен с единичным выходом триггера

1 предыдущего разряда сумматора.

Работу сумматора рассмотрим на примере суммирования чисел

А-В-.15(1111), где (А) 1 1 1 1 (15) (В) 1 1 1 1 (15) (C) 1. 1 1 1 0 (16 ф. 14 30)

Перенос в старший разряд

Слагаемое A помещают в триггеры 1 сумматора, а четные и нечетные разряды слагаемого В подают соответственно на входы разрядов числа 8 и 7. Затем на шину управления 6 поступает тактовый сигнал ввода четных разрядов слагаемого, по которому код четных разрядов слагаемого В поступает на счетные входы триггеров 1 четных разрядов, где суммируются с кодом слагаемого A (A) 1 1 1 1 (15)

+ (В чет. ) 1 1 (10) (C ) 1.1 0 0 1 (16 + 9= 25)

Перенос в старший разряд

После этого через промежуток времени Т ) Т, где Т вЂ” время задержк), сигнала ввода слагаемого в элементе

5 задержки, а à — время распространения сигнала переноса от второго по 55 счету триггера 1 до последнего, на выходе элемента задержки появится сигнал ввода нечетных разрядов слагаемого, по которому код нечетных разрядов слагаемого В поступает на счет- ео ные входы триггеров 1 нечетных разрядов, где суммируется с кодом числа

С", полученного в результате суммирования кода слагаемого A с кодом четных разрядов слагаемого В 65 (С ) 1 ° 1 0 0 1 (16 + 9 25)

+ (В нечет) 1 1 (5) (С) 1 ° 1 1 1 0 (16 + 14 30).

Полученный в результате такого суммирования на выходах триггеров 1 код числа С является искомым.

В отличие от известного в предлагаемом накапливающем сумматоре четные и нечетные разряды второго слагаемого подаются на счетные входы триггеров 1 поочередно, а не одновременно. Благодаря этому при вводе, например четных разрядов сигнал переноса с выхода триггера 1 четного разряда может поступать на триггер соседнего нечетного разряда не через элемент задержки (как в известном сумматоре), а непосредственно, т.к. при вводе четных разрядов на входе триггера 1 нечетного разряда слагаемого (элемент И 3 заперт) ..

Таким образом поочередный ввод четных и нечетных разрядов слагаемого позволяет исключить элементы задержки из всех межразрядных целей переноса, что существенно упрощает схему сумма" тора.

Кроме того, отсутствие элементов задержки, не реализуемых в микроэлектронике из-за сложности технологии, позволяет выполнить схему предлагаемого сумматора полностью в интегральном исполнении °

Формула изобретения

Параллельный накапливающий сумматор, содержащий в каждом разряде триггер, элемент И и .элемент ИЛИ, причем первые входы элементов И всех разрядов сумматора подключены ко входам разрядов числа, выходы элементов И каждого разряда сумматора подключены к первому входу элементов ИЛИ соответствующего разряда <сумматора, выходы которых подключены к счетным входам триггеров того же разряда, вторые входы элементов И четных разрядов сумматора подключены к шине управления, отличающийся тем, что, с целью упрощения устройства, в него введен элемент задержки, вход которого подключен к шине управления, а выход — ко вторым входам элементов И нечетных разрядов сумматора, пффф этом еднничный выход триггера каждого разряда сумматора подключен ко второму входу элемента ИЛИ последующего разряда сумматора.

Источники инФормации, принятые во внимание при экспертизе:

581470

Составитель B. Береэкин

Техред Э.Чужих Корректор С.Гарасиняк

Редактор Н.Раэумова

Закаэ 4579/38 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытиЯ

113035, Москва, Ж-35, Рауюская наб., д. 4/5

Филиал ППП Патент, г.ужгород, ул.Проектная, 4

1. Авторское свидетельство СССР

М 219895, кл. G 06 7 7/50, 1967.

2. Авторское свидетельство СССР

9 409220, кл, 606 Г 7/385, 1971.

3. Справочник по цифровой вычислительной технике, под ред. Б.Н.Малиновского. Техника, Киев, 1974, с.192-194, рис.4 31б.