Накапливающий сумматор

Союз Соеетскии

Социалистимескии

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.01.76 (21) 2310747/24 с присоединением заявки №(23) Приоритет (43) Опубликовано05,05.77,Бюллетень №17 (46} Дата опубликования описания 09,07. 77 (51) И. Кл.е

6 06 Р 7/50

Гасударственный комитет

Совета Министров СССР оо делам изооретений и открытий (53) УДК 681.825..5 (088.8) С. С. Клейменов и Н. 3. Семенюк (72) Авторы изобретения (71) Заявитель (54) НАКАПЛИВАЮЩИЙ СУММАТОР

Изобретение относится к области цифровой вычислительной техники.

Известны накапливающие сумматоры параллельного действия, содержащие в каждом разряде элементы И и ИЛИ и счетньгй о триггер, и рассчитанные на параллельный ввод разрядов слагаемых. Слагаемые при этом вводятся в сумматор последовательно во времени. В этих случаях при образовании переноса на счетный вход триггера !О (й-- то разряда сумматора) одновременно могут придти перенос и второе слагаемое.

Для исключения этого сигнал переноса, возникающий в этом случае при суммировании, в существующих схемах искусственно, за- Б держивается и лишь потом поступает йа счетный вход триггера (1).

Известны также сумматоры, в которых для управления переносом использованы 20 шины гашения переноса, распространение прямого и обратйого значения сигнала переноса, При этом для формирования переноса использованы вентили, инверторы, схемы сборки и совпадения, установленные 25 на входе схемы формирования сигнала переноса t2).

Недостатком таких устройств является усложнение входной логики схем формирования переноса, что вносит дополнительную задержку в цепи переноса и как следствие, ухудшает временные характеристики сумматора.

Наиболее близким техническим решением к изобретению является накапливающий сумматор, содержащий в каждом разряде счетный триггер, элементы И и ИЛИ. Счет ный вход счетного триггера соединен с выходом первого элемента ИЛИ, первый вход которого соединен со входом соответствую. щего разряда слагаемого и первым входом первого элемента И. Второй вход первого элемента ИЛИ подключен к выходу переноса из предыдущего разряда сумматора.

Единичный выход счетного триггера, соединен с первым входом второго элемента

И", выход которого соединен с выходом переноса из данного разряда сумматора(З1.

Такой сумматор содержит в каждом разряде элемент задержки, что усложняет

557362 конструкцию сумматора и ухудшает его надежность. Цепь изобретения - повышение надежности и упрощение сумматоров.

Дпя достижения этой цели каждый разряд сумматора допопнитепьно содержит 5 элемент HE и второй элемент ИЛИ, входы которого подкпючены к выходам переноса из предь!дущего разряда сумматора, а вы-. ход - ко второму входу первого эпементаИ, выход которого подключен к другому выхо- 1О ду переноса из данного разряда сумматора и через элемент НЕ к первому разрешающе!(у входу счетного триггера, второй разрушающий вход которого соединен с шиной разрешении сложения. Третий вход первого f5 элемента ИЛИ соединен с другим выходом переноса с:., Предь i"",.:(цета разряда суммато ра. Вы (од пе!.вгп 0 зпэмспта ЧЛс Подкпю чен ко второму входу второ! о эпемента И.

Ha «:."îтеже приведена функционапьная _#_ схема трех рязрядов накаппивающего сумматора, де обозначены 1- 3 — разряды накаппиэ-.,ающего сумматора, 4-6 - счетные триггеры, 7-12 - эпементы И, 13-18эпементы ИЛИ, 19-*21 эпементы НЕ, 22, 25

2, 24 — входы соответствующих разрядов слагаемого i! 25 — шина разрешения спожения.

1 агсмотрпм q -й разр-::;.: сумматора (2), Oн со g pжит с - -.- >. дь(:; !pi i . ер 5, единичный ЗО вь!ход которо. о соед:н(еп со входом эпемента И,. др 1 n";: вход ко"! ОрогО нодкпючеп к выходу зпемента ИЛИ 15, подключенный к

- ":;.т: о(,": a:- (.ëó три;:гера 5, Йервь!й и вто р-з входи! э„ементов ИЛИ 15 и 16 подкпю чены ко входам переноса из предыдущего (1 - 1) - (o разряда. Третий вход эпемента ИЛИ 15 подкпючеп ко входу 23 соответствующего .! w î разряда спагаемого, который подкпючен ко входу эпемента И 10, 40

Другой вход последнего соединен с выходом эпемепта ИЛИ 16. Выход элемента

И 10 через элемент HE 20 подкпючен к разрешающему входу тр(п"гера 5, другой разреи(аюший вход которого соединен с шиной разрешепи(! спожения 25. Выходы эпе м.-нтов И 9;: 10 являются выходами переноса в поспедующий (1 +1) =й разряд сумматора.

В качестве счетного триггера может быть @ испопьзована - универсальная триггерная схема„имеющая один счетный вход и два разрешаю!дик входа (например, 3 К- триггер).

Слагаемые а и в поступа!.г по входам.

22-24 пьспедоватепьно, одно за другим.

При этом спожение первого и второго спага мых осу":цествпяется гри подаче cd Hàïà

HG Шинf .25 .

Проме!куте«нь(й " =-й разряд сумматора работает " педуюшим образом.

ЕЪпустим, что на вход разряда 2 поступают слагаемые, имеющие следующие значения: первое спагаемое Q„=l, второе спагаемое О; =1.

Ввод слагаемых осуществляется ч(рез элемент ИЛИ 15. Спагаемые поступают на счетный вход триггера 5 и на один из входов элемента И. При этом с единичного выхода триггера 5 на элемент И 9 поступает сигнап "разрешение переноса . Вслед за первым второе спагаемое также поступает на счетный вход триггера 5 и на эпемент "И" 9.

В результате совпадения двух сигналов на выходе элемента И 9 образуется сигнап переноса, распространяющийся по цепи сквозного переноса в сторону старших разрядов. После прихода импульса по шине 25 значение суммы появпяется па выходе счеч ного разряда. При этом запирающий сигнап с его счетного выхода поступает на один из входов эпемента И 9, Если со стороны предыдущего (1 — 1) -го разряда 1 сигнал переноса (по одной из шин переноса ипи по двум шинам одновременно не поступап, то на выходе эпемента И 9 будет запрещающий потенциал, который передается по одной из шин переноса (.Tl" ) в старший (+1) -й разряд 3 и на эпемент

HE 20. "àïðåùàþùèé потенциал на выходе элемента НЕ 20 иивертируется, и в виде разрешающего потенциала подается на разрешающий вход триггера 5 данного 1 -го разряда, За вторым слагаемым спедует импульс по шине 25. По окончании импульса по шине 25 информация на выходе данного счетного разряда 3. Если со стороны предыдущего (1 -1)-го разряда 1 поступип сигнал переноса (по одной из шин ипи по двум шинам одновременно), то этот сигнап, пройдя элементы ИЛИ 16 и И 10, формирует на выходе элемента И 10 разрешающий потенциал, который является сигналом переноса дпя спедующего (+1)-го разряда 3. Кроме того, разрешающий потенциап с выхода эпемента И 10 поступает на элемент НЕ 20 и инвертируется. В резупьтате сформированный запрещающий потенциап с выхода элемента HF 20 поступает на разрешающий вход триггера 5 данного

s -го разряда 2. Следующий за вторым слагаемым импульс но шине 25 не меняет состояния триггера 5 данного 1 -го разряда 2. Это состояние триггера 5 остается неизменным, как дпя случая 3„ = О, так и дпя случая Ol„ = 1. В обоих случаях на выходе триггера 5 получают зна (ение сумл(ы.

557362

Все другие разряды сумматора работают аналогично.

Исключение из всех разрядов накапливающего сумматора элементов задержки позволяет повысить надежность сумматора в целом, так как надежность этих элементов значительно ниже, чем надежность всех остальных элементов сумматора (например, выполненных в интегральном исполнении), и упростить его структуру.

Формула изобретения

Накапливающий сумматор, содержащий в l5 каждом разряде счетный триггер, элементы И и ИЛИ, причем, счетный вход счетного триггера соединен с выходом первого элемента ИЛИ, первый вход которого соединен со входом соответствующего разряда слагае- 2Î мого и первым входом первого элемента И, второй вход первого элемента ИЛИ подклю-. чен к выходу переноса из предыдущего раз» ряда сумматора, единичный выход счетного триггера соединен с первым входом второго элемента, И, выход которого соединен с выходом переноса из данного разряда сумматора, отличающийся тем, что, с целью повышения надежности и упрощения сумматора, каждый разряд его дополнител но содержит элемент HE и второй элемент

ИЛИ, входы которого подключены к выходам переноса из предыдущего разряда сумматора, а выход - ко второму входу первого элемента И, выход которого подключен к другому выходу переноса из данного разряда сумматора и через элемент HE к первому разрешающему входу счетного триггера, второй разрешающий вход которого соединен с шиной разрешения сложения; третий вход первого элемента ИЛИ соединен с другим выходом переноса из предыдущего разряда сумматора; выход первого элемента ИЛИ подключен ко второму входу второго элемента "И".

Источники информации,. принятые во внимание при экспертизе:

1. Папернов А. А. "Логические основы

UBT". М., Сов.радио,, 1972 г„с. 159, 2. Гаврилова Ю. В. и др. "Арифметические устройства быстродействующих

Э11ВМ, М., "Сов.радио", 1970 г., c. 5461.

3, Авторское свидетельство СССР № 256367, кл, 506 Р 7/5Г, 1968 г. (прототип).

557362 !

1 ! !

Составитель B. Березкин

Редактор Л, Утехина Техред А. Демьянова КорректорА, ? иценке

Заказ 848/59 Тираж 8818 Подпюное

11НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113ОЗ5, Москва, Ж-35, Раушская иаб„д, 4/5

Филиал ППП Патент, г. Ужгород, уп. Проектная, 4