Самонастраивающаяся система регулирования

О П И С А Н И E (и) 530657

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К ПАТЕНТУ (61) Дополнительный к патенту № (22) Заявлено 16.10.69 (21) 1368165/24 (51) М. Кл.2 G 05B 13/02

G 05В 15/00 (23) Приоритет — (32) 20.12.68 (31) P 1815964.3 (33) ФРГ

Опубликовано 30.09.76. Бюллетень ¹ 36

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 62 — 50(088.8) Дата опубликования описания 20.10.76 (72) Автор изобретения

Иностранец

Винфрид Шпет (ФРГ) Иностранная фирма

«Сименс АГ» (ФРГ) (71) Заявитель (54) САМОНАСТРАИВАЮЩАЯСЯ СИСТЕМА РЕГУЛИРОВАНИЯ

Изобретение относится к области автоматики, в частности к самонастраивающимся системам регулирования с эталонной моделью.

Известна самонастраивающаяся система регулирования, содержащая эталонную модель, первый блок деления и последовательно соединенные сумматор, усилитель и второй блок деления, выход которого соединен с входом объекта регулирования.

Недостатком известной системы является низкая точность работы при мультипликативных помехах, воздействующих на объект регулирования.

Предлагаемая самонастраивающаяся система регулирования отличается тем, что в ней установлены два блока упреждения, выход первого из которых через эталонную модель подключен к одному из входов первого блока деления, выход второго — к другому входу первого блока деления, выход которого соединен с одним из входов второго блока деления, а входы первого и второго блоков упреждения — соответственно к входу и выходу объекта регулирования.

Блок упреждения представляет собой два последовательно соединенных дифференцирующих звена.

Блок деления выполнен в виде последовательно соединенных первого определителя модуля, сравнивающего элемента и интегратора, выход которого соединен с одним из входов

5 сравнивающего элемента через умножитель, а к одному из входов умножителя подключен второй определитель модуля. Между сравнивающим элементом и интегратором установлен второй умножитель, один из входов первого и

lo второго умножителей связан соответственно с входом и выходом введенного дополнительно функционального генератора.

Интегратор изготовлен в виде последовательного соединения преобразователя напря 5 жения в частоту, первого элемента И, цифрового счетчика и цифроаналогового преобразователя. Вход преобразователя напряжения в частоту через последовательно соединенные пороговое устройство и второй элемент И

20 связан с одним из входов цифрового счетчика. Выход преобразователя напряжения вчастоту подключен к одному из входов второго элемента И, а один из выходов порогового устройства — к одному из входов первого эле25 мента И.

Такое построение функциональной схемы самонастраивающейся системы повышает

530657 при воздействии на мультипликативных

Самонастраивающая система работает следующим образом.

На вход регулятора подается сигнал регулирования, который сравнивается с сигналом х с выхода объекта регулирования, а на вход его поступает сигнал с выхода регулятора х.

Кроме того, на объект регулирования непосредственно воздействуют аддитивно наложенные помехи L, L2, L3 и мультипликативно наложенные помехи Кь К> и Кз, причемтолько последние изменяют усиление в прямой цепи регулирования. Представим объект регулирования последовательно соединенными звеном 1 запаздывания и двумя апериодическими звеньями 2 и 3 (фиг. 1). Блок 4 упреждения не пропускает аддитивные помехи Li, L, L3. Установка упреждающего блока 7 позволяет обеспечить одинаковые фазовые сдвиги сигналов х, и х, отношение которых ха/х„ пропорционально произведению К=К1 К °

° Кз, которое необходимо скомпенсировать путочность регулирования объект регулирования помех.

На фиг. 1 и 2 изображена функциональная схема системы регулирования; на фиг. 3, 4— блок деления; на фиг. 5 — функциональная схема интегратора.

На схемах приняты следующие обозначения: ы — сигнал регулирования; у — выходной сигнал регулятора; хд — сигнал с выхода объекта регулирования; х — сигнал с выхода эталонной модели; К вЂ” коэффициент усиления системы; К1, К, Кз — мультипликативные помехи; L>, L2, LB — аддитивные помехи;

Z — постоянный дополнительный сигнал на входе блока деления. Система содержит следующие элементы, показанные на фиг. 1 — 5, где 1 — звено запаздывания объекта регулирования; 2, 3 — апериодические звенья объекта регулирования; 4 — блок упреждения; 5— вход блока деления; 6 — блок деления; 7— блок упреждения; 8 и 9 †вх и выход блока

6 деления; 10 — усилитель; 11 — блок деления; 12 — блок запаздывания эталонной модели; 13, 14 — апериодическис звенья эталонной модели; 15 — блок упреждения; 16, 17 — интеграторы; 18 — пропорциональное звено; 19 — блок упреждения; 20 — переключающий элемент; 21 — звено запаздывания эталонной модели; 22 — апериодический блок эталонной модели; 23 — элемент сравнения; 24— интегратор; 25 — умножитель; 26 — первый определитель модуля; 27 — второй определитель модуля; 28 и 29 — вход и выход функционального генератора 30; 31 — элемент сравнения; 32 — умножитель; 33, 34 — перемычка;

35 — пороговое напряжение на выходе интегратора; 36 — элемент сравнения; 37 — переключающий элемент; 38 — вход интегратора;

39 — преобразователь напряжения в частоту;

40, 41 — элементы И; 42 — цифровой счетчик импульсов; 43 — цифроаналоговый преобразователь; 44 — пороговое устройство. тем подачи на блок 11 деления х,„/х . отношения

На фиг. 2 представлен вариант выполнения функциональной схемы системы регулирова5 ния, когда объект регулирования вместо одного апериодического звена 3 содержит интегратор 16, и соответствующее этому случаю выполнение блоков 4 и 7 упреждения, состоящих из последовательно соединенных дифференци10 рующих звеньев.

На фиг. 3 представлена схема блока 6 (11) деления. Сигналы х и ха проходят соответственно через первый 26 и второй 27 определители модуля, умножитель 25. Интегратор 24

15 позволяет запомнить значение сигнала на выходе блока деления при исчезновении сигналов х и xm.

На фиг. 4 изображена другая функциональная схема выполнения блока деления. Работа его осуществляется следующим образом: сигнал с выхода объекта регулирования поступает в элемент 31 сравнения, затем через умножитель 32 подается в интегратор 24, а с выхода интегратора 24 через умножитель 25 по25 ступает на элемент 31 сравнения, где сравнивается с дополнительным постоянным сигналом z и с выходным сигналом хд.

На вход умножителя 25 поступает сигнал

xm mс эталонной модели, а на вход умножителя

30 32 подается также сигнал х, но пропущенный через функциональный генератор 30. Наличие интегратора 24 в данной схеме, как и в схеме, изображенной и на фиг. 3, позволяет запомнить значение сигналов на выходе бло35 ка деления при исчезновении сигналов хд и х . В отличие от предыдущей схемы блока деления, изображенной на фиг. 3, здесь на входной контур и на контур отрицательной обратной связи действуют не действительные

40 значения величин l< l и х, а алгебраические величины +ха и +х с учетом знака.

Поэтому в данном случае имеющаяся во входном сигнале высокочастотная составляюш,ая шумовых помех подавляется интеграто45 ром 24, поскольку обратное значение времени интегрирования Т, достаточно мало по отношению к имеющимся высокочастотным шумам, хотя последние, как правило, всегда имеют место. Так как сигналы х и х могут

50 иметь разные знаки, то при изменении знака сигнала х, которое происходит одновременно с изменением полярного сигнала ха (оба эти сигнала синфазны), изменяется и знак входного сигнала интегратора 24. Знак на55 правления регулирования системы, состоящей из интегратора 24, умножителей 32 и 25, не меняется. Смена знака входного сигнала интегратора осуществляется с помощью функционального генератора 30.

60 Для обеспечения правильного направления регулирования функциональный генератор 30 должен был бы выполнять только функцию смены знака входного сигнала х„и его характеристика могла бы быть линейной, на65 пример, как у пнвертирующего усиления.

530657

1О

25 зо

55 бо

5

В данном случае функциональный генератор имеет гиперболическую характеристику, что обеспечивает постоянное время идентификации сигнала.

Если во время процесса регулирования величина сигнала с выхода регулятора у остается продолжительное время неизменной, то величины сигналов х и х стремятся к нулю.

Если интегратор 24 реализован посредством аналоговых устройств (например, электронного усилителя с емкостной отрицательной обратной связью), то наблюдается «дрейф» его выходного напряжения. Для избежания дрейфа выходного сигнала на элемент 31 сравнения подается постоянный дополнительный сигнал z, который позволяет на выходе интегратора 24 иметь всегда какое-то небольшое опорное напряжение (35).

Это опорное напряжение может быть реализовано известными способами, например с помощью ограничивающих диодов на выходе интегратора 24. Сигнал z идентифицирует действительное значение коэффициента усиления цепи регулирования, уменьшая при этом усиление регулятора до определенного значения, которое необходимо для оптимального процесса регулирования так, что в этом случае предотвращается нестабильность контура регулирования. Тем самым достигается более быстрое регулирование при отклонениях сигналов от заданных значений, чем при регуляторе, коэффициент усиления которого подогнан к цели регулирования.

Если неооходимо, чтобы отношение хд/х„, имелось в цепи регулирования постоянно, а не дискретно, то можно использовать другой вариант исполнения делителя, изображенного на фиг. 4.

Поставим перемычку ЗЗ и 34, а переключающий элемент 37 установим в вертикальное положение. Тогда сигнал с выхода интегратора 24 поступает на элемент 36 сравнения.

Принимая во внимание гиперболическое преобразование в функциональном генераторе

30, появляющийся на сравнивающемся элементе 36 сигнал равен х„/х — К, где К вЂ” выходной сигнал интегратора 24 на данный момент.

Если, следовательно, к этому сигналу прибавить выходной сигнал интегратора 24, то на выходе делителя напряжения в любой момент имеется напряжение х„/х.

Следовательно, в этом случае достигается как идентификация выходного сигнала, так и сохранение его при исчезновении сигналов хд и х

На фиг. 5 изображена схема интегратора с применением цифровых элементов.

Она состоит из преобразователя 39, преобразующего синусоидальное напряжение в импульсное, частота которого пропорциональна синусоидальному. Сигналы с преобразователя частоты подаются на одни входы элементов

И, на другие входы которых приложены выходные сигналы порогового устройства 44.

Задача этого порогового устройства состоит в запирапии элементов И 40 и 41, если амплитуда напряжения, приложенного к входу

38 интегратора лежит ниже порога срабатывания. Когда входное напряжение выше порога срабатывания, то импульсы с элементов

И 40 и 41 проходят в цифровой счетчик 42.

Выход элемента И 40 подведен к считающему входу счетчика 42, действующего в обоих направлениях, и выход элемента И

41 — к его же входу. считающему в обратном направлении, и питает его при отрицательных амплитудах приложенного к входу 38 входного напряжения. Считающий в обоих направлениях счетчик 42 действует как цифровое запоминающее устройство, и его выходная величина преобразуется в цифроаналоговом преобразователе в напряжение сигнала, которое появляется затем на выходе 9.

Таким образом, изобретение позволяет самостоятельно противодействовать отклонению усиления цепи от заданного значения. Кроме того, можно с самого начала предварительно установить коэффициент усиления системы на какую-то величину, не зная реального коэффициента усиления. При этом целесообразно выбирать коэффициент усиления в ожидаемых пределах усиления.

Формула изобретения

1. Самонастраивающаяся система регулирования, содержащая эталонную модель, первый блок деления и последовательно соединенные сумматор, усилитель и второй блок деления, выход которого соединен с входом объекта регулирования, отличающаяся тем, что, с целью увеличения точности регулирования при воздействии на объект регулирования мультипликативных помех, в ней установлены два блока упреждения, выход первого на которых через эталонную модель соединен с одним из входов первого блока деления, а выход второго †другим входом псрвого блока деления, выход которого соединен с одним из входов второго блока деления, а входы первого и второго блоков упреждения соединены соответственно с входом и выходом объекта регулирования.

2. Система по п. 1, отличающаяся тем, что блок упреждения выполнен в виде последовательно соединенных двух дифференцирующих звеньев.

3. Система по пп. 1 и 2, отличающаяся тем, что блок деления выполнен в виде последовательно соединенных первого определителя модуля, сравнивающего элемента и интегратора, выход которого соединен с одним из входов сравнивающего элемента через умножитель, а к одному из входов умножителя подключен второй определитель модуля.

4. Система по п. 3, отличающаяся тем, что в блоке деления между сравнивающим элементом и интегратором установлен второй умножитель, один из входов первого и второго умножителей соединен соответственно с

530657 входом и выходом дополнительно установленного функционального генератора.

5. Система по п. 3, отл и чаю ща я ся тем, что интегратор выполнен в виде последовательного соединения преобразователя напряжения в частоту, первого элемента И, цифрового счетчика и цифроаналогового преобразователя, вход преобразователя напряжения в частоту через последовательно соединенные пороговое устройство и второй элемент И соединен с одним из входов цифрового счетчика, причем выход преобразователя напряб жения в частоту соединен с одним из входов второго элемента И, а один из выходов поP огового устройства соединен с одним из входов первого элемента И.

530657

Составитель А. Лащев

Техред М. Семенов

Редактор И. Грузова

Корректор Л Брахнина

Типография, пр. Сапунова, 2

Заказ 2177/13 Изд. № 1685 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР,по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4j5