Цифровой линейный интерполятор
Своз Советских
Социалистических
Республик
Q Il И С А Н И Е ()б в4ба
ИЗОБРЕТЕН ИЯ
К АВ7ОРСКОМУ СВИДЕТИЪСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено13.03.75 (21) 2112695/24 с присоединением заявки № (23) Приоритет (51) М. Кл.а
G 06 F 15/20
Гасударственный комитет
Саавта Министров СССР па долам изааратаний и открытий (43) Опубликовано25.09.76.Бюллетень № 35 (53) УДК 621-503. .55 (088,8) (45) Дата опубликования описания03.12.76, (72) Авторы изобретения
А.И. Волков и Г.Е. Ставицкий (71) Заявитель (54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР
Изобретение относится к области автоматики и вычислительной техники и может использоваться в выходных графических устройствах с линейными и матричными органами регистрации, а также в станках с программным управлением, использующих линейные и матричные исполнительные органы.
Известен цифровой линейный интерполятор, содержащий генератор, устройство из- ц> менения частоты по двум координатам, выполненное на импульсно-потенциальных преобразователях, соединенных с общим делителем частоты, выполненным на триггерах, триггеры, инверторы и вентили (Ц . Одна- !5 ко это устройство имеет низкое быстродействие.
Известен также линейный интерполятор, содержащий собирательную схему, последо- gO вательно соединенные регистр, вентили, сумматор и схему анализа знака, один из выходов которой соединен с управляющими входами вентилей f2/ Он также обладает недостаточным быстродействием. 25
Наиболее близким по техническому решению к предлагаемому интерполятору является цифровой линейный интерполятор, содержащий регистры координатных приращений, подключенные к блоку анализа координатных приращений и через блоки совпадения кодов— к элементу ИЛИ (3) . Этот интерполятор обладает низким быстродействием из-за отсутствия взаимосвязи между временем интерполирования и соотношением координат ных приращений.
Цель изобретения — повысить быстродействие -интерполятора.
Это достигается тем, что в интерполятор введены блок сравнения, элемент И, блок управления, преобразователи кодов и накапливающие сумматоры, выходы которых подключены ко входам соответствующих блоков совпадения кодов и управляющим входам блока управления, выход элемента ИЛИ через блок управления соединен с управляющими входами накапливающих сумматоров и одним из входов элемента И, выходы которого подключены к управляющим входам преобразователей кодов, выходы регистров ко529458
К ьу.2
ЬX. 2.
К где у) — максимальное число разрядов в двоичном коде приращений ЬХ и ь У; — количество общих нулевых старших разрядов в кодах приращений A Х и У до первого нулевого разряда.
Потенциалы с выходов регистров 1 и 2 4> координатных прирашений подаются также на вход блока сравнения 4, осушествляюше— го сравнение приращений L X и а У. На выходе блока сравнения 4 образуется двоичный код 2, величина которого являет- 5О
l ся ближайшей меньшей или равной величине отношения большего приращения к меньшему: ьх
ЬУ ! Ь$
Ьх для ЬХ ) Ь ( для ЬХ -ЬУ
Полученное значение 2 определяет пер-! вый шаг интерполирования и управляет работой преобразователей кодов 5, в которых 6О ординатных приращений через блок сравнения подключены ко входам элемента И и накапливающих сумматоров, а выход блока анализа координатных приращений — ко входам преобразователей кодов. б
На чертеже представлена структурная электрическая схема устройства.
Предлагаемый интерполятор содержит ре— гистры 1 и 2 координатных приращений, блок 3 анализа координатных приращений, 1О блок сравнения 4, преобразователи 5 кодов, накапливающие сумматоры 6, элемент И 7, блоки 8 совпадения кодов, элемент ИЛИ 9 и блок управления 1 0 с выходами 1 1 и 1 2
Интерполятор работает следующим обра- 1б зом.
В регистры 1 и 2 координатных прирашений записываются приращения Ь X u
Ь У. Потенциалы с обоих регистров подаются на вход блока 3 анализа координатных 20 прирашений. В случае если старшие разряды кодов приращений ЬХ и ЬУ нулевые, т.е, величины приращений относительно малы, блок 3 анализа координатных прирашений осушествляет умножение на 2 прирашений 25 Х и У, используя преобразователи кодов 5, причем координатные приращения предварительно разделены на 2" в тех же преобразователях кодов 5. B случае если и следующие разряды кодов приращений ЬХ 30 и У нулевые, то вновь осуществляется умножение на 2 и т,д.
Таким образом осуществляется выполнение следующих операций: по сигналу с выхода 11 блока управления
10 осуществляется умножение величи>
Ьх 2 Ь у- 2, И на первый шаг интер—
2 2
L полиров ания 2 рация А
2п т,е. осуществляется опеЬу 2
К
L4
2 и
Полученные двоичные коды записываются в накапливающие сумматоры 6.
По сигналу с выхода 12 блока управле— ния 10 осуществляется запись двоичных коК k o дов х 2,0 в накаплива2 и
2 и юшие сумматоры 6 (без сдвига в преобразователях кодов 5), в которых образуются частичные суммы
k ь 2
2 2п
Затем блок управления 10 вновь вырабатывает сигнал на выходе 12 и т.д.В результате этих операций в накапливающих сумматорах 6 образуются суммы
К
ЬХ 2
Ех = „, (2 +1+...+f)uХу =
2л
1 у 2" и (2 + 1+... +/)
2п В блоке управления фиксируются переносы из разрядов после запятой в разряды до запятой (из дробных в целые) для меньшего из прирашений. По каждому переносу осуществляется выдача целых разрядов частичных сумм из накапливающих сумматоров
6 на выход интерпо.тятора и затем осушествляется сброс в "0" целых разрядов накапливаюшего сумматора 6 для большего из приращений. Блок управления 10 вновь вырабатывает сигнал на выходе 11, затем серию сигналов на выходе 12 до следуюшего переноса (получаются частичные суммы
<Х2 и У2 ).
Сигнал "конец интерполирования" вырабатывается при выполнении одного из равенств ь х = х = 2 х — 2 х + ... дм ьх .ьу
1 или ьy= X.y= Xy, + Yg +... àns ьх >ьу .
Этот сигнал вырабатывается блоками 8 совпадения кодов, элементом ИЛИ 9 и блоком управления 10.
Число тактов интерполирования в пределе равно меньшему из координатных приращений
Применение цифрового линейного интерполятора с взаимосвязью между временем интерполирования и соотношением координатных прирашений увеличивает производительСоставитель Н. Белинкова
Техред М. Левицкая КорректорЛ. Боринская
Редактор О. Стенина
Заказ 5321/90 Тираж 864 Подписное
ННИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., oo. 4/5
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
52 ность выводных графических устройств с линейными и матричными органами регистрации, а также станков с программным управлением, имеющих линейный или матричный исполнительный орган.
Формула изобретения
Пифровой линейный интерполятор, содержащий регистры координатных приращений, подключенные к блоку анализа координатных приращений и через блоки совпадения кодов к элементу ИЛИ, о т л и ч аю ш и и с я тем, что, с целью повышения быстродействия, в него введены блок сравнения, элемент И, блок управления, преобразователи кодов и накапливающие сумматоры, выходы которых подключены ко входам соответствующих блоков совпадения ко9458 6 дов и управляющим входам блока управления, выход элемента ИЛИ через блок управления соединен с управляющими входами накапливающих сумматоров и одним из входов элемента И, выходы которого подключены к управляющим входам преобразователей кодов, выходы регистров координатных приращений через блок сравнения подключены ко входам элемента И и накапливающих сум1О маторов, а выход блока анализа координатных приращений — ко входам преобразователей кодов.
Источники информации, принятые во вни— мание при экспертизе:
1. Авторское свидетельство СССР
¹ 302725, М. Кл. G 06 С 7/30, 04.08.69.
2. Авторское свидетельство СССР № 377822, М. Кл G 06 6 3/00 1 7.05.71.
3. Авторское свидетельство СССР
¹ 259492, М. Кл С 06 G 7/30 27.08.68.