Цифровой экстраполятор

Авторы патента:

G06F17/17 - вычисление функций приближенными методами, например интерполяцией или экстраполяцией, сглаживанием, методом наименьших квадратов (интерполяция для числового управления G05B 19/18)

ИЗОБРЕТЕНИЯ (ii) 48632!

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 05.04.74 (21) 2017637/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 30.09.75. Бюллетень ¹ 36

Дата опубликования описания 26.02.76 (51) М. Кл. 6 06f 15/20

Государственный комитет

Совета Министров СССР (53) УДК 681.332:51 (088.8) по делам изобретений и открь тий (72) Автор изобретения

Н. А. Сарычев

Рязанский радиотехнический институт (71) Заявитель (54) ЦИФРОВОЙ ЭКСТРАПОЛЯТОР

Изобретение относится к области вычислительной техники и может быть использовано для воспроизведения значений кода, заданного в дискретные моменты времени, в промежутках между этими моментами.

Известны цифровые экстраполяторы, содержащие первый регистр памяти, входы которого соединены с шипами входного кода, а выходы подключены к соответствующим входам первого преобразователя кода в частоту, второй регистр памяти, реверсивный счетчик и элементы «И».

Предложенное устройство отличается тем, что содержит второй преобразователь кода в частоту, входы которого соединены с соответствующими выходами второго регистра памяти, а выход подключен к входу вычитания реверсивного счетчика, подсоединенного установочными входами и входом сложения соответственно к шинам входного кода и к выходу первого преобразователя кода в частоту. Выходы первого регистра памяти подключены через элементы «И» к соответствующим установочным вход м второго регистра памяти. Это позволяет упростить устройство.

На чертеже приведена схема цифрового экстр а пол ятор а.

Он состоит из регистров 1 и 2 памяти, преобразователей 3 и 4 кода в частоту, реверсивного счетчика 5 и элементов «И» 6.

В устройстве шины входного кода Y(n) соединены с установочными входами регистра

1 памяти и реверсивного счетчика 5, выходы регистра 1 через элемент «И» 6 вЂ” с установочными входами регистра 2. На управляющие входы элементов «И» 6 перед поступлением нового значения Л (и) подаются такто1ð вые импульсы ТО, осуществляющие перезапись предыдущего значения кода Л (n вЂ” 1) в регистр 2. Выходы регистров 1 и 2 подключены к входам преобразователей 3 и 4, выход преобразователя 3 вЂ” к суммирующему входу

15 реверсивного счетчика 5, выход преобразователя 4 вЂ” к вычитающему входу реверсивного счетчика.

Устройство работает следующим образом.

Перед поступлением нового значения входного кода предыдущее значение его по тактовому импульсу переписывается в регистр 2 памяти, после чего новое значение кода записывается в регистр 1 и реверспвный счетчик 5. В течение каждого периода Т коды

25 V(n) и Л (и вЂ” 1), хранящиеся в регистрах 1 и 2 соответственно, преобразуются в частоту следования импульсов с помощью преобразователей 3 и 4, например двоичных умножителей.

486321

Предмет изобретения

ТИ

Составитель И. Шелипова

Текред M. Семенов

Корректор А, Дзесова

Редактор И. Грузова

Заказ 141/3 Изд. Ке 1881 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Выходная частота преобразователей кода в частоту

FoN пкчвЂ”

2 где F, вЂ” опорная частота преобразователя;

N вЂ” значение преобразуемого кода;

Й вЂ” разрядность кода.

Так как частота с первого преобразователя кода в частоту, управляемого кодом регистра 1 памяти, поступает на суммирующий вход реверсивного счетчика 5, а частота со второго преобразователя кода в частоту, управляемого кодом регистра 2 памяти вЂ” на его вычитающий вход, код в реверсивном счетчике изменяется по закону

Л р, )n, ) = N (n) + е (N (и) вЂ” N (n вЂ” 1) ), TF, Следовательно, при = 1 устройство

2 осуществляет экстраполяцию кода.

Цифровой экстраполятор, содержащий первый регистр памяти, входы которого соединены с шинами входного кода, а выходы подключены к соответствующим входам первого преобразователя кода в частоту, второй регистр памяти, реверсивный счетчик и элементы «И», отличающийся тем, что, с целью упрощения экстраполятора, он содержит второй преобразователь кода в частоту, входы которого соединены с соответствующими выходами второго регистра памяти, а выход подключен к входу вычитания реверсивного

Гб счетчика, подсоединенного установочными входами и входом сложения соответственно к шинам входного кода и к выходу первого преобразователя кода в частоту, выходы первого регистра памяти подключены через элементы «И» к соответствующим установочным входам второго регистра памяти,