Патент ссср 435585

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 435585

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 02.01.73 (21) 1865763/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 05.07.74. Бюллетень № 25

Дата опубликования описания 21.11,74 (51) М. Кл. Н 03k 3/286

Гасударственный комитет

Совета Министров СССР ао делам изааретений и открытий (53) УДК 681.326.34 (088.8) (72) Авторы изобретения

E И. Андреев, Ю. В. Беленький и Г. И. Берлинков ", (71) Заявитель (54) ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ НА МДП ТРАНЗИСТОРАХ

Изобретение относится к вычислительной технике, может быть использовано для построения схем счетчиков и делителей частоты.

N3BpcTBH триггер со счетным входом на МДП транзисторах, содержащий шину входных,сигналов, два инвертора на переключательных и нагрузочных транзисторах и два динамических элемента памяти, каждый из которых выполнен на трех транзисторах, причем стоки первых и вторых транзисторов соединены с выходными шинами.

Цель изобретения — упрощение устройства — достигается тем, что в каждом динамическом элементе памяти предлагаемого триггера истоки первого транзистора соединены с затвором второго и с шиной входных сигналов, затвор первого транзистора подключен к истокам второго и третьего тра нзисто ро в, затвор и сток третьего транзистора соединены соответственно с затвором переключательного транзистора соответствующего инвертора и с выходной шиной.

На фиг. 1 представлена схема триггера со счетным входом; на фиг. 2 — эпюры напряжений на входе и выходах триггера.

Нагрузочные транзисторы 1 и 2 и переключательные транзисторы 3 и 4 попарно образуют два инвертора с перекрестной с вязью с выхода на вход. Т|ранзисторы 5 — 7образуютдинамический элемент памяти одного плеча триггера, транзисторы 8 — 10 — динамический элемент памяти другого плеча. Затворы и сто.ки транзисторов 1 и 2 подключены к шине 11

5 источника питания. Стоки транзисторов 5 — 7 соединены с выходом 12, а стоки транзисторов

8 — 10 — с выходом 13. Истоки транзисторов 5 и 8 связаны с затворами транзисторов 6 и 7 соответственно и совходом 14триггера. Затво10 ры транзисторов 5 и 8 соединены с источниками транзисторов 6, 9 .и 7, 10 соответственно, затворы транзисторов 7 и 10 — с затворами переключаемых транзисторов 3 и 4 соответственно, истоки последних — с общей шиной

15 15 источника питания.

Триггер работает следующим образом.

Предположим, что в исходном состоянии триггера транзистор 3 закрыт и на выходе 12

20 схемы высокое по абсолютной величине напряжение. Если на входе 14 при этом также высокое по абсолютной величине напряжение, то емкость затвора транзистора 5 заряжается.

В то же время транзистор 5 остается запер25 тым в связи с тем, что напряжение íà его затворе по абсолютной величине всегда меньше, чем на областях истока и стока, на величину порогового напряжения транзистора 6.

Когда на вход 14 схемы поступает низкое по

30 абсолютной величине напряжение, соответст435585

Предмет изобретения

Фиа1

Составитель М, Дубровская

Техред В. Рыбалова Корректор О. Тюрина

Редактор Б, Федотов

Заказ 3164/10 Изд. № 983 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/б

Типография, пр. Сапунова, 2 вующее «нулевому» сигналу, транзистор 6 запирается, а транзистор 5 отпирается, так как высокое напряжение на его затворе обеспечивается хранением заряда на емкости. В этой ситуации транзистор 5:шунтирует выход 12 триггера, создавая на нем «нулевой» потенциал, что приводит к запиранию инвертора на транзисторах 4 и 2 и к «запоминанию» триггером своего нового устойчивого состояния.

Появление высокого по абсолютной величине потенциала на выходе 13 схемы и «нулевого» потенциала на выходе 12 приводит к отпиранию управляющего транзистора 7 и к разряду емкости затвора транзистора 5. До прихода нового «единичного» перепада напряжения на входе состояние системы не изменяется, а затем весь процесс переброса триггера повторяется с той только разницей, что «работает» теперь правое плечо т риггера.

Т ри пгер ico счетным входом .на МДП транз исторах, содержащий шину входных сигналов, 5 два и н вертора на переключательных и,напрузочных транзисторах и два динамических элемента памяти, .каждый из которых выполнен на трех транзисторах, причем стоки первых и вторых транзисторов соединены с,выходными

10 ши нами, отличаю щи и с я том, что, с целью упрощения схемы, в каждом динамическом элементе памяти исток первого транзистора соединен с затвором второго и с шиной входных сигналов, затвор первого транзистора

15 подключен к истокам второго и третьего транзисторов, затвор и сток третьего транзистора соединены соответственно с затвором переключательного транзистора соответствующего инвертора и с выходной шиной.