Адресный формирователь для накопителя на мдп-структурах

(ii) 42533II

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистицеских

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 29.05.72 (21) 1791136/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 25.04.74. Бюллетень № 15

Дата опубликования описания 26.09.74 (51) М. Кл. H 03k 5/01

Гасударственный номитет

Совета й1инистроо СССР аа делом изаоретений и открытий (53) УДК 621.374.3 (088.8) (72) Авторы изобретения

А. В. Леонтьев, Б. И. Страхов и А. Е. Зарубин (71) Заявитель (54) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ ДЛЯ НАКОПИТЕЛЯ

НА МДП-СТРУКТУРАХ

Изобретение относится к вычислительной технике.

Характеристики накопителя на МДП-структурах определяют особенности адресного формирователя как устройства, обеспечивающего коммутацию режимов (запись, считывание) и выходных им пульсов управления одной полярности как в режиме записи, так и в режиме считывания. К роме того, адресный формирователь должен обеспечивать необходимый перепад напряжения независимо от нагрузки, т. е. работать в режиме генератора налряжения.

Известные адресные формирователи для накопителя на МДП-структурах, содержащие входной согласующий элемент, делитель напряжения с активными элементами, согласующий элемент режима, характеризует относительно большая длительность фронтов формируемых импульсов при переходе от одно го уровня напряжения через нуль к другим уровням напряжения, определяемым режимами записи и считывания; зависимость уровня формируемого напряжения при считывании от параметров выходной ключевой схемы (коэффициент усилия, 1ко); большое значение потребляемой мощности в исходном состоянии; наличие четырех источников питания.

Цель изобретения — уменьшение длительности импульсов при переходе от;режима за писи к считыванию, обеспечение стабильности уровней этих импульсов, снижение потребляемой мощности в исходном состоянии формирователя и экономия оборудования.

Для этого формирователь снабжен шунтирующим транзистором и фиксирующим диодом, при этом ключевой транзистор делителя напряжения базой через RC-цепочку подключен к выходу входного согласующего элсмен10 та, эмиттером — к источнику питания через резистор, .параллельно которому эмиттерноколлекторным переходом включен шунтирующий транзистор, база которого подключена к коллектору транзистора согласующего эле1S мента режима; коллектор указанного ключевого транзистора подключен к источнику питания противоположной полярности и через фиксирующий диод — к выходу входного согласующего элемента.

На чертеже приведена принципиальная элекприческая схема предлагаемого формирователя для накопителя на МДП-структурах.

В схеме предлагаемого формирователя клю25 чевой транзистор 1 (n — р — п), обеспечивающий формирование в линию адреса управляющих импульсов записи и считывания, базой через RC-цепочку, содержащую резистор 2 и емкость 3, подключен к коллектору транзисго30 ра 4 (р — n — р), являющегося входным согла425331

3 сующим элементом. На эмиттер транзистора

4 поступают управляющие импульсы с дешифратора адреса, а база его через резистор соединена с землей. Эмиттер ключевого транзистора 1 через резистор 6 подключен к источнику питания отрицательной полярности — Еп и через резистор 7 к коллектору транзистора 4. Коллектор ключевого транзистора

1 через резистор 8 подключен к источнику питания положительной полярности +Еп и через фиксирующий диод 9 — к коллектору транзистора 4. Параллельно резистору 6 эмиттерно-коллекторным,переходом включен шунтирующий транзистор 10 (n — р — n), база которого подключена к,коллектору транзистора 11 (р — а — р), являющегося согласующим элементом режима и через резистор

12 — к источнику питания отрицательной полярносч1и — Еа. Ваза транзистора 1 1 через резистор 13 соединена с землей. Входной согласующий элемент транзистора 4 и согласующий элемент транзистора 11 режима предусмотрены для согласования управляющих входов формирователя с интегральными схемами ЗУ.

С коллектора транзистора 1 снимаются у правляющие импульсы записи и считывания, поступающие на затвор ключевого МДГ1транзистора, который на чертеже не показан, так как он входит в матрицу памяти на МДПструктурах. ,1 предлагаемый адресный формирователь раоотает следующим образом.

В исходном состоянии линия адреса находится под положительным потенциалом, равным +Еп, так как ключевой транзистор 1 делителя напряжения закрыт отрицательным потенциалом на базе, снимаемым с коллектора транзистора 4, закрытого по эмиттеру низким уровнем потенциала. 1ранзистор 10 также закрыт отрицательным потенциалом на базе, снимаемым с коллектора транзистора 11, закрытого по эмиттеру низким уровнем потенциала.

Таким образом, в исходном состоянии все транзисторы схемы закрыты, и потребление мощности возможно лишь по цепи +Еп— резистор 8 — линия адреса — автор ключевого МДП-транзистора.

Однако МДП-транзистор как элемент управляемый полем, имеет очень большое входное сопротивление и практически не потребляет тока по цепи управления.

В режиме записи в линии адреса формируется импульс с перепадом от +En до — Еа3яд (I — Е„„I a I — Enl)Для этого на эмиттер транзистора 4 с дешифратора адреса подается импульс положительной полярности.

Одновременно на эмиттер транзистора 11 поступает положительный строб записи со схемы местного управления. Транзисторы 4, 11 открываются, потенциалы их коллекторов увеличиваются, и вследствие этого открывают10

4 ся транзисторы 1, 10. При этом последний шунтирует резистор 6.

Таким образом, линия адреса оказыиаегся подключен ной к — En через эмиттерно-коллекторные переходы открытых транзисторов 1, 10. Общее сопротивление последних много меньше сопротивления резистора 6.

В режиме считывания в линии адреса формируется импульс с перепадом от +En до — Е „„, (— Е,„„,((/ — Еп) и (> — Е-„,1< (/ Езап ).

Для этого на эмиттер вранзистора 4 подается положительный импульс с дешифратора адреса; строб записи отсутствует. Вследствие этого транзистор 1 открывается, а транзисторы 10, 11 остаются закрытыми. B результате линия адреса оказывается подключенной к — En через резистор 6, и потенциал (— E«èò/ линии адреса) о пределяется делителем напряжения, образованным транзисто ром 1 и резисторами 6, 8, включенными между — En u -Еп.

Делитель позволяет снизить в режиме считывания уровень напряжения. Путем подбора резистора 6 можно менять потенциал — Е,„„„ который определяется только соотношением плеч делителя и не критичен к разбросу параметров транзистора 1, 10.

В режимах записи и считывании резистор 2 и емкость 3 RC-,öåïî÷êè обеспечивают уменьшение длительности переднего и заднего фронтов формируемых импульсов при переходе от одного уровня напряжения к другим уровням через нуль. Включение коллекторного сопротивления транзистора 7 в цепь эмиттера транзистора 1 и фиксирующего диода

9 в цепь коллектора транзистора 1 способствует уменьшению заднего фронта формируемого импульса за счет скорейшего выхода транзистора 1 из режима насыщения.

В предлагаемом адресном формирователе число источников питания уменьшено до двух.

Адресный формирователь, кроме того, обеспечивает экономию оборудования ОЗУ, так как шу нтирующий транзистор 10, согласующий элемент 11 режима и резисторы 6, 12, 13 могут быть выполнены в одном экземпляре и являться общей шунтирующей схемой режима для всех остальных ключевых схем адресных формирователей АЗУ.

Предлагаемый адресный формирователь предназначен преимущественно для использования в ЗУ, выполненных на интегральных микросхемах на основе МДП-структур.

Предмет изобретении я

Адресный формирователь для накопителя на МДП-структурах, содержащий входной согласующий элемент, делитель напряжения с активными элементами и согласующий элемент режима, отличающийся тем, что, с целью уменьшения длительности фронтов импульсов при переходе от режима записи к считыванию, обеспечения стабильности уровней этих импульсов, снижения потребля425331 емой мощности в исходном состоянии формирователя и экономии оборудования, он содержит шу нтирующий транзистор и фикси рующий диод, при этом ключевой транзистор делителя напряжения базой через RC-цепочку подключен к выходу входного согласующего элемента, эмиттером — к отрицательной шине источника питания через резистор,

Составитель Д. Голубович

Техред А. Камышникова

Редактор О. Кунина

Корректор Н, Аук

Заказ 2656/! О Изд. № 776 Тираж 811 Подписное

1ЛНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова. 2 дх 7

C deiuu ррПЛОР7 жр Р

Cmgn параллельно которому эмиттерно-коллекторным переходом включен шунтирующий транзистор, база которого подключена к выходу согласующего элемента режима; коллектор

5 ключевого транзистора делителя напряжения подключен к положительной шине источника питания и через фиксирующий диод — к выходу входного согласующего элемента.