Патент ссср 410466

ОПИСАНИЕ

ИЗО6РЕТЕН ИЯ

Х АВТОРСХОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 20.Ill.1972 (№ 1760713/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 05.1.1974. Бюллетень № 1

Дата опубликования описания 14Х.1974

М, Кл. 6 tlc 27/00

Государственный комитет

Совета Министров СССР аа делам изаоретений и открытий

УДК 681.327(088,8) Автор изобретения

С. И. Мирошниченко

Заявитель

ЯЧЕЙКА ПАМЯТИ НА МДП ТРАНЗИСТОРАХ

Изобретение относится к области радиотехники и вычислительной техники и может быть использовано в устройствах аналоговой обработки информации, в частности в интегральных аналоговых линиях задержки на МДП транзисторах и в аналоговых системах цифровой фильтрации.

В интегральных аналоговых линиях задержки на МДП транзисторах и в других цифровых устройствах аналогового типа используются ячейки памяти на МДП транзисторах, состоящие из электронного ключа, включенного между входом ячейки и затвором МДП транзистора, входная емкость которого является накопительной, и нагрузки.

Высокое входное сопротивление МДП транзистора и сопротивление разомкнутого электронного ключа обуславливается в течение некоторого времени постоянством заряда, накопленного на емкости.

Из-за наличия токов утечки между затвором и истоком МДП транзистора, входная емкость которого является накопительной, а также токов утечки через электронный ключ, со временем происходит разряд накопительной емкости, что приводит к изменению напряжения на выходе ячейки.

Разряд накопительной емкости существенно уменьшает время хранения информации в ячейке памяти, что сужает область применения ячеек памяти такого типа и усложняет устройства, в которых эти ячейки используются.

1!ель изобретения — увеличение времени

S хранения информации в ячейках памяти на

МДП транзисторах.

В предлагаемой ячейке памяти эта цель достигается за счет компенсации изменения выходного напряжения ячейки путем синхрон10 ного изменения сопротивления нагрузочного

МДП транзистора, входная емкость которого используется как накопительная во вспомогательной схеме запоминания.

На чертеже изображена схема предлагае1s мой ячейки памяти на МДП транзисторах.

Ячейка памяти содержит ключевой транзистор 1, накопительный конденсатор 2, усилительный транзистор 3, дополнительный ключевой транзистор 4, дополнительный конденса20 тор 5 и нагрузочный транзистор 6.

Ячейка памяти состоит из основной схемы запоминания на транзисторах 1 и 3 и вспомогательной на транзисторах 4 и 6. Исток транзистора 1 соединен со входным зажимом

25 ячейки, а сток — с затвором транзистора 3, входная емкость 2 которого является накопительной в основной схеме. Затвор транзистора 1 соединен с клеммой, на которую подается напряжение с генератора импульсов.

30 Выходная клемма ячейки соединена со стоком

410466 транзистора 3. Транзистор 6 является нагрузочным для основной схемы запоминания и включен между стоком транзистора 3 и источником питания. Затвор транзистора 6 соединен со стоком транзистора 4, исток которого 5 подсоединен к источнику питания, а затвор— к затвору транзистора 1. Входная емкость 5 транзистора 6 является накопительной во вспомогательной схеме запоминания.

Ячейка памяти на МДП транзисторах рабо- 1О тает следующим образом.

При подаче с генератора импульсов кратковременного напряжения на затворы транзисторов 1 и 4, которые выполняют функцию электронных ключей, в них возникают инду- 15 цированные каналы между стоками и истоками. В результате емкость 2 заряжается до напряжения, равного входному, а накопительная емкость 5 — до напряжения, равного разности между выходным напряжением ячейки 2О и напряжением источника питания (входное напряжение ячейки состоит из суммы напряжения смещения и напряжения аналогового сигнала) .

При этом постоянное напряжение смещения 2s в десятки и сотни раз больше амплитуды аналогового сигнала. Вследствие этого на процесс разряда накопительной емкости 2 величина аналогового сигнала практически не влияет. Разряд емкости 2 определяется, в ос- зО новном, постоянным напряжением смещения и сопротивлениями утечек. Таким образом, нежелательное изменение напряжения на выходе ячейки в процессе хранения информации является практически детерминированной З функцией времени, Следовательно, такое изменение можно скомпенсировать путем синхронного изменения сопротивления нагрузочного транзистора 6.

После прекращения действия импульса на затворах транзисторов 1 и 4 начинается синхронный разряд емкостей 2 и 5. При правильно подобранных величинах емкостей 5 и 2 по мере уменьшения напряжения на емкости 2, а следовательно, и тока в транзисторе 3, происходит вызванное разрядом емкости 5 синхронное увеличение сопротивления нагрузочного транзистора 6, и выходное напряжение ячейки запоминания остается неизменным.

Предмет изобретения

Ячейка памяти на МДП транзисторах, содержащая ключевой транзистор, сток которого подключен к источнику входного сигнала, затвор — к источнику сигнала управления, исток — к накопительному конденсатору и затвору усилительного транзистора, сток которого соединен с истоком нагрузочного транзистора, сток нагрузочного транзистора подключен к источнику питания, о т л и ч а ю щ а яс я тем, что, с целью увелечения времени хранения информации, в ячейку введены дополнительный ключевой транзистор, исток которого соединен с затвором нагрузочного транзистора, затвор — с источником сигнала управления, и накопительный конденсатор, включенный между затвором и истоком нагрузочного транзистора.

410466 лиЛ

Составитель Р. Яворовская

Техред E. Борисова

Редактор Л. Утехина

Корректор А. Степанова

Типография, пр. Сапунова, 2

Заказ 1049/18 Изд. № 355 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5