Преобразователь временных интервалов в двоичный код

пц 42П20

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства 253458 (22) Заявлено 05.06.72 (21) )792520/26-9 с присоединением заявки № (32) Приоритет

Опубликовано 25.03,74. Бюллетень ¹ 11 (51) М. Кл. H 03k 13/20

Государственный комитет.

Совета Министров СССР оо делам изооретений и открытий (53) УДК 681.325(088.8) j Дата опубликования описания 23.08.74 (72) Автор изобретения

Б. Е. Борисов (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕННЫХ ИНТЕРВАЛОВ

В ДВОИЧНЫЙ КОД

Изобретение касается преобразова ния и кодирования информации.

По основному авт. св. № 253458 известен преобразователь временных интервалов в двоичный код.

Однако в этом преобразователе генератор ограничен по частоте следования импульсов из-за превышения времени установления IHBкоторых кодовых комбинаций в счетчике, за счет переноса «единицы» периода тактовых импульсов генератора. Это возможно при большом числе разрядов делителя и малом периоде тактовых импульсов. Такое .положение приводит к возможности опроса, счетчиков при незакончившихся в них переходных процессах ((в момент переноса «единицы»).

Предложенный преобразователь отличается тем, что для расширения частотного диапазона тактовых .импульсов генератора в него введены схема «ИЛИ» и дополнительно два каскада деления, две схемы вывода информации, схема коммутации, состоящая из триггера и двух схем совпадения,,выход первой из которых соединен с одним входом второй дополнительной схемы вывода информации, второй вход которой через второй дополнительный каскад деления подключен к выходу второго основного .каскада деления и к одному:входу схемы «ИЛИ», второй вход которой соединен с выходом первого основного каскада деления и через первый дополнительный каскад деления подклю;ен к одному входу и pBoll дополнительной схемы совпадения зывода информации, второй вход которой подключен к выходу

5 второй дополнительной схемы совпадения, выход схемы «ИЛИ» подключен ко входу триггера дополнительной схемы коммутации, На чертеже приведена схема преобразователя с двумя каскадами деления в счетчиках.

lo Преобразователь содержит первый и .второй двоичные счетчики, состоящие из основных и дополнительны каскадов деления 1, 1 и 2,2, соответственно. Счетные входы основных каскадов деления 1 и 2 соединены с генеls ратором тактовых импульсов 3, а выходы основных каскадов деления — с входами дополнительных каскадов деления 1 и 2 соответственно. Информационные выходы счетчиков соответствующих каскадов деления 1, 1, 20 2, 2 подсоединены к схемам 4, 4, 5, 5 вывода и нформации, выходы одноименных разрядов которых объединены.

В преобразователь входят также схемы коммутации 6 и 6, образованные триггерами 7 и

25 7 и двумя схемами совпадения 8, 9 и 8,9, схема 10 и схема «ИЛИ» 11. Счетный вход триггера 7 соединен,с генератором тактовых импульсов 3, счетный вход триггера 7 — со схемой «ИЛИ» 11, к которой присоединяются

30 счетные выходы каскадов деления 1 и 2.

421120

1О

25 зо

3

На вход «установка 0» триггера 7 .и 7 и каскадов деления 1, 1, 2, 2 поступает импульс начала измерения по цепи 12. К противоположным выходам триггеров 7 и 7 подключены соответственно схемы совпадения

8, 9 и 8, 9 . На объединенные входы схем совпадения подается импульс опроса, а выходы этих схем соединяются со схемами вывода информации перекрестным образом относительно друг друга. Схема 10,идентична схеме преобразователя по авт. св. 253458.

Импульс начала измерения, соответствующий началу измеряемого интервала времени, по цели 12 устанавливает все разряды счетчиков в нулевое положение, за,исключением младшего разряда одного из основных каскадов деления 1 или 2 (например 1). Это создает между счетчиками сдвиг записанного в процессе преобразования числа, сдвиг .равен едын ице м л адш его р аз р яда.

По мере поступления от генератора 3 тактовых импульсов на,входы каскадов деления

1 и 2 по нечетным импульсам в каокаде деле,ния 2 происходит, переброс только триггера младшего разряда,,в каскаде деления 1 воз,можен в этот момент перенос «единицы» через все разряды. В моменты переполнения каскадов дел ения 1 н 2 выходные,им пульсы поступают на дополнительные каскады деления 1 и

2 соответственно и через схему «ИЛИ» и на схему коммутации 6.

По получении очередного импульса переполнения схема коммутации б разрешает производить опрос того из каскадов деления

1 и 2, в котором уже закончен перенос единицы.

Так, если, поступил импульс переполнения с каскада деления 1, .импульс опроса может по ступать на схему вывода информации 5 с каскада деления 2, так как к .моменту поступления импульса .переполнения в каскаде деления

2 переходный процесс должен быть закончен. Аналогичным образом преобразователь работает при поступлении импульса переполнения с каскада деления 2 .во времени, поступающего с запаздыванием относительно импульса перепол нения каскада деления 1,на один период генератора тактовых импуль сов 3.

Таким образом, съем информации с каскада деления 2 разрешается в течение .времеяи, равного одному, периоду генератора тактовых ,им пульсов 3, а с каскада деления 1 — в тече ни е,времени, равного периоду следования импульсов переполнения с одного из каскадов деления 1 или 2 за вычетом одного периода генератора тактовых импульсов 3.

Периодичность перекоммутации схем вывода информации 4, 5, с каскадов 1 и 2 равна периодичности следования импульсов,переполнения.

Необходимым условием работы преобразователя является выбор емкостей каскадов деления такими, чтобы длительность переноса

«единицы» в,них была меньше периода тактовых им пульсов генератора. Исключение составляет дополнительный каскад деления 2, так как к:нему обращаются для съема информации лишь на время одного периода генератора, что существен но меньше периода коммутации. Этим обстоятельством целесообразно воспользоваться при необходимости построения .многоступенчатой структуры преобразователя.

В этом случае можно, взяв коэффициенты пересчета дополнительных каскадов деления

1 ;и 2 и следующих за ними неодинаковыми, а обеопечпвающими лишь требование о превышении временем, переноса «единицы» в соответствующем каскаде времени обращения ко второму при,съеме информации за период переполнения предыдущих каскадов (период поступления управляющих импульсов на сх ему коммутации), при большом числе разрядов делителя повысить точность малым количеством дополнительных элементов «ИЛИ» и схем коммутации.

11редмет изобретения

Преобразователь, временных интервалов в двоичный код по авт. св. № 253458, о тл ич а ю щ.и и с я тем, что, с целью расширения частотного диапазона тактовых импульсов генератора, в него введены схема «ИЛИ» и дополнительно два каскада деления, две схемы вывода информации, схема коммутации, Icoстоящая из триггера,и двух схем совпадения, выход первой из которых;соединен с одним входом второй дополнительной схемы вывода информации, второй вход которой через второй дополнительный каскад деления подключен к .выходу второго основного каскада деления и к одному входу схемы «ИЛИ», второй вход которой соединен с выходом первого основного каскада деления .и через первый дополнительный каскад деления, подключен к одному входу первой дополнительной схемы вывода информации, второй вход которой подключен к выходу второй дополнительной схемы совпадения, выход схемы «ИЛИ» подключен ко входу триггера дополнительной схемы коммутации.

421120

I ! ! с

I !

1 !

l

I

I

Составитель А. Кузнецов

Тсхред T. Курилко

Корректор А. Степанова

Редактор Е. Кравцова

Типография, пр. Сапунова, 2

Заказ 2104j8 Изд. Ко 661 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4!5