Патент ссср 414720

ОП И CA

ИЗОБРЕТЕ

К АВТОРСКОМУ СВИДЕ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельств

k 4/42

Заявлено 28.V.1971 (Л 1661130 с присоединением заявки ¹

Приоритет

Опубликовано 05.11.1974. Вюллст

Дата опубликования описания 1

Государственный комитет

Совета Министров СССР по делам изобретений и открытий.328.5

Авторы изобретс1шя Н. Я. Балагура, Д. С. Казьмирук, В. П. Науменко, A. Л. Прохорчук, H. И. Рак, В. Л. Фирсов и М. 3. Чапогский

Заявитель

П ЕРЕСТРЛИ ВЛЕМЫЙ И HTÅÃÐËÒOÐ

Изобретение относится к радиотехнике и может быть использовано в приемных системах, работающих с сигналами переменной длительности.

Известен перестраиваемый интегратор, содержащий основной и компенсационный повторители напряжений, основную и компенсационную диодиые матрицы с цепями управления, интегрирующий усили1ель, выход «оторого через параллельную RC-цепь соединен со входами повторителя напряжений и основной диодной матрицы, а вход компенсационной диодной матрицы соединен со входом компенсационного повторителя напряжений, выход которого подключен к нагрузке. При изменении полосы пропускания выходное напряжение этого интегратора не стабилизируется.

В предложенном интеграторе этот недостаток устранен за счет того, что вход компенсационной матрицы соединен чепез резистор со входом операционного усилителя и одним из входов основного повторителя напряже1гтш.

На чертеже приведена принципиальная электрическая схема предлагаемого перестраиваемого интегратора, который содержит основной и компенсационньш повторители 1 и 2 напряжений, основную и компенсационную диодные матрицы 3 и 4 с цепями управления 5, б, интегрирующий усилитель 7, соединепный через параллельную RC-цепь из конде:Icaòoðà 8 и резистора 9 со входами ос 11овного повторителя 1 напряжений и основ11ой лиодной матрицы 3. Один вход компенса5 циониой днодной матрицы 4 соединен со входом кoi!I!c!Icalzl!o!II!olo повторителя 2 напряx

10, а др гой в. о;; через резистор 11 — со входом усиди.с, I 7 . с Одним из входов основно10 го повторителя 1 напряжещш.

Постоянная врез:ени интегратора регулируется путем изменешгя динамического со11ротивлсни . диодной матрицы напряжением управления, вследствии чего изменяется ве15 личина сопротивления между 1 синвертируемым входом повторителя 1 и общей шиной.

При отсутств1ш входного сигнала на цепь б управления компенсационной матрицы 4 поступае максимальное напряжение управле20 ния, а на цепь 5 управления основной матрицы 3 — нулевое и",пряжеиие.

При подаче на вход 12 интегратора сигнала определенной длительности c! II!upon! Io c ним на диодную .1атрицу 3 подается напря25 жение управленп" ссответстгую цсй величины, при это I иа таку1о >ке величину уменьшается напряжение управления !!oz;Io!I матрицы 4. В результате коэффициент передачи интегратора остается неизменным. Поскольку

30 динамическое сопротивление диодной матри414720

Составитель Ю. Еркин

Техред T. Курилко

Корректор Н. Аук

Редактор T. Орловская

Заказ 1356/14 Изд. № 481 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 цы 3 прп пулевом уровпе !1апр11жепия управления значительно больше сопроти1влепия резистора 13, то максимальное время ипгегрировапия интегратора определяется величинами сопротивлений резисторов 13 и 14 и усилением усилителя 7, а диапазон регулировки времени и11тсгрировапия — к1 эффпциептом деления диодцой матрицы 3.

Предмет изобретения

Перестраиваемый интегратор, содержащий основной и компепсациоппьш повторители папряжепий, основную и компенсационную диодпые матрицы, имеющие цепь управлспи 1, интегрирующий усилитель, выход которого через 11apaëëeëüïóIo RC-цепь соединен со входами основного повторителя напряжений и основной диодиой матрицы, а вход ко. .1пеи5 сациоппой диодной матрицы соединен со входом компенсационного повторителя цапряжепий, выход которого соединен с нагрузкой, отличающийся тем, что, с целью стабилизации выходного напряжения при измене10 ппи полосы пропускапия интегратора, вход компенсационной матрицы соедипен через резистор со входом операционного усилителя и одним из входов основного повторителя иапр11жений.