Устройство для умножения

409222

СОюз СОветскни

СОцкопйсткческкх

Республик

Зависимое от авт. свидетельства №вЂ”

М.Кл. G 06f 7, 39

Заявлено 09.11.1971 (¹ 1624119t 18-24) с присоединением заявки №вЂ”

Приоритет—

Государственный комите1

Совета Министров СССР по делам изооретений и открытии

УДК 681.325 5(088.8) Опубликовано ЗО.XI.1973. Бюллетень № 48

Дата опубликования описания 29.Ч11.1974 е "- . . ."..; 5

Л. В. Канторович, В. П. Толстьев и Я. 5И. Фет

Институт математики Сибирского отделения АН СС -Р= ——

Лвторы изобретения

Заявитель

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств автоматики и вычислительной техники.

Известны устройства для умножения, содержащие коммутатор, связанный выходами с шинами опроса регистра множимого и регистра множителя, причем выходы регистра множимого через первую группу схемы «И» соединены с входом одноразрядного двоичнодесятичного накопительного сумматора, выходы которого подключены к входам счетчика переносов, и через вторую группу схем «И», на другие входы которых подсоединены выходы генератора сигналов управления, связаны с выходными шинами устройства, и преобразователь кодов.

Однако известные устройства сложны, так как в них необходимо применение регистров дня хранения операндов. Кроме того, они ис обеспечивают динамичсской индикации результатов 6с3 использования регистра результата и не позволяют отслеживать произведение при изменении значений сомножителей в процессе вычислений, Предло5кенпое устройство отличается тем, что выходы регистра множителя соединены с входами преобразователя кодов, а выход преобразователя — - с вторыми входами схем «И» первой группы.

Это позволяет упростить устройство и расширить его функциональные возможности.

Сокращение электронного оборудования достигается за счет того, что при вычислении

5 произведений десятичных цифр управление накапливающим сумматором осуществляется с помощью преобразователя кодов цифр множителя в число-импульсный код.

Умножение проводится многократно и

50 непрерывно с определенной частотой, а произведение поступает непосредственно на визуальный индикатор динамического типа либо на какое-нибудь регистрирующее устройство.

Использование перекрестного метода в со15 четании с многократным вычислением позволяет реализовать преимущество данного метода умножения, заключающееся в том, что разрядность промежуточных результатов, которые необходимо хранить в процессе вычислений, зна20 чительно меньше, чем при других методах умножения.

При умножении и-разрядных десятичных чисел перекрестным методом разрядность промежуточных результатов нс более 1g n + 3, в

25 то время как при умножении общепринятым методом накопления кратных множимого разрядность промежуточных результатов равна ц+ 1.

Поскольку в предлагаемом устройстве ум30 ножение выполняется непрерывно и много409222

3 кратно, один или оба сомножителя могут изменяться в процессе вычислений. В этом случае умножающее устройство отрабатывает изменяющееся произведение, что дает возможность в зависимости от значения результата динамически воздействовать на объекты, являющиеся источниками сомножителей. Такие вычислительные устройства находят применение в весовых дозирующих автоматах, в различных измерительных и технологических установках,.в системах программного управления и т. д.

На фиг. 1 представлена блок-схема умножающего устройства; на фиг. 2 — пример реализации схемы опроса разрядов операндов для случая и = 4; на фиг. 3 — пример реализации схемы преобразователя кодов, Для облегчения объяснения работы умножающего устройства на чертежах и в дальнейшем описании оно рассматривается во взаимодействии с двумя п-разрядными регистрами сомножителей, динамическим визуальным индикатором результата и генератором сигналов управления. Реализация этих узлов для работы предложенного устройства несущественна и зависит от конкретных условий, в которых оно используется.

Умножающее устройство 1 (фиг. 1) содержит схему опроса операндов — коммутатор 2, одноразрядный двоично-десятичный накопительный сумматор 8, счетчик 4 переносов, преобразователь 5 позиционного кода цифр множителя в число-импульсный код, группу схем

«И» б, группу схем «И» 7, шипы сигналов опроса разрядов множимого 8, множителя 9, входов кодов цифр множнмого 10, входов кодов цифр множителя 11 и выходов кодов цифр произведения 12.

Коммутатор 2 состоит из счетчика 18, дешифратора 14 и групп схем «ИЛИ» 15 н 16.

Выходы счетчика 18 подключены к ссответствующим входам дешифратора 14, а выходы дешифратора — к соответствующим входам схем «ИЛИ» 15 и 16. Выходы группы схем

«ИЛИ» 15 коммутатора 2 связаны с соответствующими шинами 8 сигналов опроса разрядов множимого, а выходы группы схем «ИЛИ»

16 — с соответствующими шинами 9 сигналов опроса разрядов множителя. Каждая из шин

8 соединена с соответствующим управляющим входом регистра 17 множимого, а каждая из шин 9 — с соответствующим управляющим входом регистра 18 множителя. Информационные выходы регистра 17 подсоединены к соответствующим шинам 10 входов кодов цифр множимого, а информационные выходы регистра 18 — к соответствующим шинам 11 входов кодов цифр множителя.

Шины 10 соединены с информационными входами соответствующих схем «И» 6, и шины

11 — с соответствующими входами преобразователя 5. Выход преобразователя связан с управляющими входами всех схем «И» 6, выходы которых подключены к соответствующим входам сумматора 8. Выход переносов сум5

16

5:>

4 матора соединен с входом счетчика 4 переносов, выходы суммы сумматора — с входами соответствующих схем «И» 7, выходы которых подключены к шинам 12 выходов кодов цифр произведения.

Шины 12 связаны также с входами индикатора 19. Выходы генератора 20 сигналов управления соединены с соответствующими входами сумматора 8, счетчика 4 переносов, преобразователя 5 кодов, группы схем «И» 7 и счетчика 18.

Предложенное устройство работает следующим образом.

Пусть в регистрах .17 и 18 имеются п-разрядные сомножители: множимое А =а, а ао и множитель В = b„>, ..., ЬА.

Необходимо получить на индикаторе 19 произведение С = ср„ i, ..., с1со.

В О-ом цикле (т.е. при вычислении разряда со произведения) оцрашиваются разряды ао, 4; в 1-м цикле: аз, b и аь bo и т.д.; в (2n — 1)-м цикле: а„ i, 6„1 . Всего при вычислении произведения опрашивается n различных пар разрядов сомножителей, причем каждый разряд каждого сомножителя опрашивается и раз. В соответствии с этим разрядность счетчика 18 коммутатора 2 выбирается таким образом, чтобы он имел не менее, чем и состояний. У дешифратора 14 и выходов, каждый из которых соответствует одному из состояний счетчика. Каждая из групп схем

«ИЛИ» 15, 16 содержит и и-входовых схем

«ИЛИ», причем каждая схема из группы схем

«ИЛИ» 15 соответствует одному из разрядов множимого, а группы схем «ИЛИ» 16 — мно>кнтеля. Входы каждой схемы «ИЛИ» соединены с и выходами дешифратора 14, соответствующими тем состояниям счетчика, в которых должен опрашиваться данный разряд дан; сго операнда согласно приведенной последовательности опроса (с точностью до перестаi:(;BKH пар внутри каждого цикла).

В предложенном устройстве проводится многократное позторное вычисление произведения. Следовательно, необходимо осуществлять многократный повторный опрос операндов в соответствии с приведенным порядком.

При использовании указанного коммутатора такой опрос обеспечивается подачей на вход счетчика 18 от генератора 20 простейшей непрерывной последовательности счетных импульсов. Это приводит к дополнительной экономии оборудования в схемах управления.

Итак, в каждом состоянии счетчика на шины входов кодов цифр множимого и множителя поступает пара цифр, соответствующих данному состоянию разрядов сомножителей. Умножение этих цифр проводится следующим образом, Код цифры множимого поступает с шип 10 входов на информационные входы группы схем

«И» 6 и сумматор 8. Код цифры множителя подается с шин 11 на преобразователь 5, который преобразует этот код в число-импульсный.

409222

5

1 11>с!!!!Ола! :! ! с;!, ч U !!ифр!,! м ножи еля по. ступа !о l. i !!ход ум ожн к>!цего ус! ро!!с!!!а кодс 8--4---2 — 1. !1рсобразов!! !ель состоит нз схем «И» 21 — 24 и схемы «ИЛИ» 25. К первым входам схем «И» 21 — 24 подключены шины цифр кода мно>кителя с весами, соответственно

1,2,4,8. На вторые входы схем «И» 21 — 24 проходят соответственно 1, 2, 4, 8 импульсов от гс«ñðàòoðà 20, причем временное располо>кение импульсов может быть, например, таким, как показано на фиг. 3. Выходы схем

«И» 21 — 24 подключены к входам схемы

«ИЛИ» 25, выход которой является выходом преобразователя кодов.

Таким образом, после подачи серии импульсов, показанной на фиг. 3, на выход преобразователя кодов подается число импульсов, соответствующее цифре множителя, опрашиваемой в данный момент. В результате через группу схем «И» б цифра множимого, опрашиваемая в данный момент, поступает на вход накопительного сумматора столько раз, сколько единиц содержится в цифре множителя.

Возникающие при сложении переносы попадают из сумматора в счетчик 4 переносов, емкость которого зависит от разрядности сомножителей.

В соответствии с алгоритмом перекрестного умножения в конце i-ro цикла на сумматоре содержится i-я цифра произведения. Из генератора 20 в конце каждого цикла подается сигнал на управляющие входы всех схем

«И» 7, в результате чего код данной цифры произведения поступает через шины 12 на входы индикатора 19.

Затем проводится сдвиг содержимого счет6 чика 4 и сумматора 8 на один десятичный разряд вор;! !!!, щ>сл чего устройство переходит к вы!!о.специю следующего циклы.

Концу каждого цикла соответствует определенное состояние счетчика 18, и, следовательно, сигнал на определенном выходе дешифратора 14. Эти сигналы могут быть использованы для управления разрядными входами индикатора, что является дополнительным преимуществом предлагаемой схемы коммутатораа.

Необходимые для качественной индикации частота вычислений произведения и длител!.15 ность высветки каждой цифры зависят от характеристик применяемого индикаторного устройства.

Предмет изобретения

Устройство для умножения, содержащее коммутатор, связанный выходами с шинами опроса регистра множимого и регистра множителя, а причем выходы регистра множпмого !

5 через первую группу схем «И» связаны с входами одноразрядного двоично-десятичного накопительного сумматора, выходы которого подкл!очены к входам счетчика переносов, и через вторую группу схем «И», другими вхо30 дами связанных с выходом генератора сигна;IoB управления, соединены с выходными шинами устройства, и преобразователь кодов, отл!!чаюа!еест! тем, что, с целью упрощения устройства, выходы регистра множителя сое35 динены с входами преобразователя кодов, выход которого связа! с друп!ми входамн первой группы схем «И».

409222 а., b1

Фиг,2

1 2 4 8

О В, Ь

Сос|авитслв В. Беикии

Tc_#_)Ic;I А. Камы пникова

1;орректор Н. Аук

Редактор И, Грузова! !одп .сное

Загорская типография

Л; каз !767 Изд. № 1130 Tn));IiI )124

Ц)-!! !!!1)!1 Государствспиого комитета С:овста Мииистров CCCI по делам изобретений и открытий

Москва, ЗК-35, Раушская наб., д. 4/5