Многоканальный коррелятор

rle. I L библиотека{ 1 >

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

СОюз СОВетских

СОЦиалмстимеских

Республик

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹â€”

М.Кл. G 06j 3,/00

Заявлено 07.11,1972 (№ 1745690!18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 10.XII.1973. Бюллетень № 47

Дата опубликования описания 29.V11.1974

Гасударственный комитет

Совета Министров СССР

;па делам изобретений и открытий

УДК 681.3:519.2 (088.8) (088.8) Авторы изобретения

А. H. Домарацкий и А. И, Скурлатов

Институт автоматики и электрометрии Сибирского отделения АН СССР

Заявитель

МНОГОКАНАЛЬНЫЙ КОРРЕЛЯТОР

Изобретение относится к вычислительной технике и предназначено для вычисления корреляционных функций сигналов в реальном масштабе времени.

Известный коррелятор, содержащий умножитель, соединенный с управляемыми интеграторами, и генератор вспомогательного сигнала (генератор чисел), соединенный с умножителем и схемами сравнения (схемами эквивалентности) вспомогательного сигнала с сигналами с линии задержки, характеризуется относительной сложностью реализации.

Цель изобретения — упрощение работы устройства.

Предлагаемый коррелятор отличается от известного тем, что содержит схемы «И» и распределитель, выходы которого подключены соответственно к выходам схем сравнения, выходы схем «И» подключены соответственно ко вторым входам управляемых интеграторов, выход синхронизации распределителя соединен со схемой задержки.

Преимущество предлагаемого коррелятора состоит в том, что Число отводов от линии задержки в нем в несколько раз меньше. Это значительно упрощает устройство, особенно при цифровой линии задержки коррелятора.

На фиг. 1 изображена структурная схема предлагаемого коррелятора; на фиг. 2 — схема управляемого интегратора.

Коррелятор содержит линию задержки 1, например цифровую, управляющий (тактовый) вход которой соединен с распределителем 2; схемы сравнения 8 сигналов с отводов линии задержки 1 с сигналами генератора 4 вспомогательных сигналов; умножитель 5, одним входом соединенный с генератором 4, а выходом — с управляемыми входами управляемых интеграторов 6; схемы «И» 7 импуль10 сов с выходов распределителя 2 и со схем сравнения 3. Линия задержки 1 может быть выполнена по схеме цифрового регистра сдвига. В этом случае генератор 4 выполняется по схеме генератора чисел, а каждая схема срав1б пения 3 — по схеме сравнения чисел, выдающей импульс в случае равенства чисел на ее входах.

На фиг. 2 показан возможный вариант выполнения управляемого интегратора 6, содержащего транзисторный ключ 8 и интегрирующсе PC-звено 9. Вход 10 является управляемым, вход 11 — управляющим.

Устройство работает следующим образом.

Входной сигнал х (l), квантованный по времени с шагом 5t между узловыми точками

x(t, ), подается на линию задержки 1. Второй входной сигнал у (t), квантованный по времени с шагом Лт, подается на умножитель 5, Лт — равно шагу временной дискретизации

3Q вычисляемой корреляционной функции и опре408338

3 деляется верхней граничной частотой входных сигналов; At = Лт, где — целое число, равное числу отводов от распределителя.

Распределитель 2 и линия задержки взаимно синхронизированы привязкой их тактовых импульсов к i,. моментам времени. С распределителя импульсы последовательно поступают на схемы «И» 7, подключая соответствующие ряды (строки), управляемых интеграторов к схемам сравнения 3 на время Лт. Сигналы с линии задержки x(t ), х(1 — At), ..., х(1 — (и — 2) At), х(; — (n — 1) At), где n— номер отвода от линии задержки, подаются на схемы сравнения 8, на другие входы которых поступают вспомогательный сигнал z(t) с генератора 4, который принимает все возможные значения сигнала х®. В моменты f, равенства значений сигналов на входах схем сравнения 8, последние генерируют управляющие импульсы, поступающие на управляющие входы интеграторов б, и сигналы произведения у (t ) ° z (t ) с выхода умножителя 5 проходят через управляемые входы интеграторов. Поскольку за Лт сигнал z (t) принимает все возможные значения х (t) то в промежутке (г,; t + Лт) на интеграторы 6 первого ряда поступают произведения сигнала y (t . ) на х (t;), х (1 — At), ..., x(t, — (n — 1) At). В промежуток (t + Лт t, + 2Лт) распределителем

2 к схемам сравнения 5 подключен следующий ряд интеграторов б (остальные отключены) и получены произведения сигнала у (t, + Лт) на

x (t,), х (t, — At), ..., х((, — (и — 1) At).

При -том шаге вычислений одного цикла получают произведения у(1, + ((— 1) Лт) на х (t, ), х (t — М), ..., х(/, — (n — 1) At).

Таким образом, за время At на интеграторы поступит п ° $ парных произведений, причем шаг задержки будет равен Лт.

Многократное повторение циклов аналогичных вычислений приводит к накоплению на интеграторах сигналов, пропорциональных о значениям точек корреляционной функции

К»,, (т), дискретизированной по т с шагом Лт.

Предмет изобретения

Многоканальный коррелятор, содержащий

15 схемы сравнения, первые входы которых подключены соответственно к выходам схемы задержки, вход. которой подключен к первому входу коррелятора, вторые входы схем сравнения объединены и подключены к выходу гене20 ратора вспомогательного сигнала и к первому входу умножителя, второй вход которого соединен со вторым входом коррелятора, а выход подключен к первым входам управляемых интеграторов, отличающийся тем, что, с целью

25 упрощения работы устройства, он содержит схемы «И» и распределитель, выходы которого подключены к первым входам схем «И», вторые входы которых подключены соответственно к выходам схем сравнения, выходы схем зр «И» подключены соответственно ко вторым входам управляемых интеграторов, выход синхронизации распределителя соединен со схемой задержки.

408338

У(1) Риг. 2

Составитель Э. Сечина

Техред А. Камышникова

Редактор Т, Иванова

Корректор Л, Царькова

Загорская типография

3 аказ 1767 Изд. № 1130 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5