Патент ссср 403093

403093

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

М. Кл. Н 04l 7/02

Заявлено 01.Ч11.1971 (№ 1675216/26-9) с присоединением заявки №вЂ”

Приоритет

Опубликовано 19.Х.1973. Бюллетень № 42

Дата опубликования описания 15.III.1974

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 621.394.662.2 (088.8) Авторы изобретения В. К. Георгиев, Б. П. Крысин, В. Н. Солдатов и П. А. Триодин

Заявитель

УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

С АВТОМАТИЧЕСКИМ ВКЛЮЧЕНИЕМ ЭЛЕМЕНТОВ ПАМЯТИ

ФАЗЪ| СИНХРОИМПУЛЬСОВ

Изобретение относится к области телеграфной связи.

Известно устройство цикловой синхронизации, содержащее в передающей части генератор синхроимпульсов, выход которого подключен к первому входу схемы «ИЛИ», ко второму входу которой подключен выход датчика двоичной информации, а в приемной части двоичный выход канала связи подключен ко входу блока поиска синхроимпульсов, выход последнего подключен к последовательно соединенным блокам памяти фазы синхроимпульсов.

С целью уменьшения времени вхождения в синхронизм в предлагаемом устройстве в приемной части ко входу дополнительно введенного инерционного порогового усилителя подключен линейный выход канала связи, а выход подключен через схему «И», соединенную с генератором единиц, ко входу схемы «НЕ», выход которой подключен ко входам записи соответствующих дополнительно введенных ячеек памяти, а ко входам считывания которых соответственно подключены выход блока поиска синхроимпульсов, выходы первого и второго блоков памяти фазы синхроимпульсов, а выход третье о блока памяти фазы синхроимпульсов подключен к одному из входов схемы «ИЛИ», к трем другим входам которой подключены выходы соответствующих ячеек памяти.

На чертеже приведена блок-схема устройства цикловой синхронизации с автоматическим включением элементов памяти фазы сппхропмпульсов.

Устройство содержит передающую часть 1, приемную часть 2 и блок 3 автоматического включения элементов памяти фазы синхроимпульсов.

Передающая часть 1 устройства цикловой

10 синхронизации с автоматическим включением элементов памяти фазы синхроимпульсов состоит из генератора 4 синхроимпульсов и схемы «HJIH» 5, на вход 6 которой поступают синхроимпульсы, а на вход 7 — информацион15 ная последовательность с выхода датчика двоичной информации, содержащая один свободный разряд в каждом цикле. С выхода 8 информационная последовательность вместе с присутствующим в каждом цикле сннхроим20 пульсом (маркером) поступает в канал связи.

Синхроимпульсы с выхода 9 поступают также в хронизатор передающей части датчика двоичной информации.

25 Приемная часть 2 устройства цикловой синхронизации с автоматическим включением элементов памяти фазы спнхроимпульсов содержит блок 10 поиска синхроимпульсов, на вход 11 которого поступает двоичная последо30 вательность пз канала связи, и последовательно включенные блоки 12, 13 и 14 памяти

403093 б0 (1)(!зы (II(xpo(lу((уг(ь(:О(;, ((!)н 0(0 1 с (((,(хо (l()5 блоl(I(! 0 ((0(!си<(cll((:(!Iон i(I() (00((, l((<(к ((0 с выходов 16, 17 и 18 блоков 12, 13 и 14 c(l(I (aются синхроимпульсы, достоверность фазы которых повышается с ростом номера элсме га памяти.

Блок 3 автоматического III(ilo«el((In эie»e(Iтов памяти фазы синхроимпульсов содержит инерционный пороговый усилитель 19, на симметричный вход 20 которого поступает линейный информационный сигнал (например, в виде токовых посылок определенного уровня и полярности), генератор 21 «единиц», схему

«И» 22, на вход 23 которой при наличии линейного сигнала подается постоянное напряжение, вырабатываемое инерционным пороговым усилителем 19, а па вход 24 — импульсы от генератора 21 «еднниц», следующие с тактовой частотой.

Кроме того, блок 3 содержит схему «НЕ»

25, инвертирующую двоичный сигнал с выхода 26, схему «И» 22, ячейки памяти 27, 28 и

29, запись «единиц» на которые производится при отсутствии линейного сигнала или при его пропадании на время, превышающее 0,3—

0,5 сек, определяемое постоянной времени усилителя 19, а считывание осуществляется в процессе вхождения в синхропизм первыми импульсами соответственно с выхода 15 блока

10 поиска спнхроимпульсов и выходов 16 и 17 блоков 12, 13 памяти фазы синхроимпульсов; схему «ИЛИ» 30, объединяющую импульсные сигналы, считываемые с ячеек памяти 27, 28 и

29 и с выхода 18 последнего блока 14 памяти фазы синхроимпульсов, с выхода 31 которой синхроимпульс поступает в приемный хронизатор оконечного устройства.

Устройство цикловой синхронизации с автоматическим включением элементов памяти фазы синxðoèмпульсов работает следующим образом.

Генератор 4 синхроимпульсов псрсдаюшей части 2 устройства вырабатывает синхроимпульсы, следующие с частотой новторенпя циклов. Эти импульсы поступают на вход 6 схемы «ИЛИ» 5, на вход 7 которой подается информационная двоичная последовательность с одним свободным разрядом. В схеме

«ИЛИ» 5 синхроимпульсы заполняют этот разряд. С выхода 8 информационная последовательность, разделенная синхроимпульсом на циклы, поступает в канал связи.

С выхода 9 генератора 4 синхронмпульсов синхроимпульсы поступают в передающую часть источника двоичной информации, Двоичная последовательность пз ка((ала связи поступает на вход 11 блока 10 поиска синхроимпульсов. Путем многократного логического ум((ожения символов одного и того же разряда последовательно поступающих из канала связи циклов, блоком 10 поиска c(I»хроимпульсов выделяется импульс (сипхроимпульс). С целью предотвращения выделений спнхроимпульсов с ложной фазой импульсы с блока !О проходят через ряд последо(3аT(ëû(0

Госд((нсн((ых б Io((0(l 12, 3 ll 1 1 1(0 (lrl ги фазы

Гн((х!)О(! v(IIg,11 (О(!. И II(), (ьс !!((!(ь!хОде к((ждого такого блок (и (мя гн ко в том случае, если он два раза подряд поступает на его вход с одинаковой фазой.

На вход 20 инерцио(гного порогового усилителя !9 поступает линейный сигнал из канала связи и при его наличии на выходе 23 возникает постоянное (отрицательное) напряжение. При этом импульсы с генератора 21 «единиц», поступающие на вход 24 схемы «И» 22, проходят через нее и инвертируются (преобразуются в «нули») схемой «НЕ» 25. При пропадании сигнала или значительном снижении его уровня на время, превышающее 0,3 — 0,5 сек, напряжение на выходе 23 инерционного порогового усилителя 19 отсутствует. Причем импульсы, поступающие от генератора 21

«единиц», через схему «И» 22 не проходят. В этом случае схема «НЕ» 25 генерирует импульсы с тактовой частотой, которыми и осуществляется запись «единиц» в ячейки памяти 27, 28 и 29.

При появлении информационного сигнала первый выделившийся блоком 10 импульс считывает «единицу» из ячейки памяти 27 и с выхода 31 схемы «ИЛИ» 30 осуществляет первоначальное фазирование хронизатора приемной части оконечного устройства. Последующее выделение синхроимпульсов блоком 10 приводит к их появлению сначала на выходе 16 блока 12, затем на выходе 17 блока 13 и т. д., причем достоверность их выделения с каждого последующего выхода повышается. Этими импульсами производится последовательное (во времени) считывание «единиц» с ячеек памяти 24 и 25.

Таким образом, фазирование хронизатора, осушествляемое с выхода 31 схемы «ИЛИ» 30, производится синхроимпульсами, выделенными со все более высокой достоверностью, т. е. устройство цикловой синхронизации с автоматическим включением элементов памяти фазы синхроимпульсов обеспечивает последовательное включение блоков 12, 13 и 14 памяти фазы синхроимпульсов; вхождение в синхронизм оконечной аппаратуры происходит за счет первого из достоверно выделенных синхроимпульсов, поступающих вначале с блока

10, затем с блока 12 памяти фазы синхроимпульсов, затем с блока 13 и далее до конца сеанса связи с блока 14.

Предмет изобретения

Устройство цикловой синхронизации с автоматическим включением элементов памяти фазы синхроимпульсов, содержащее в передающей части генератор синхронмпульсов, выход которого подключен к первому входу схемы «ИЛИ», ко второму входу которой подключен выход датчика двоичной информации, а в приемной.части двоичный выход капала

0Ân31I подкл(очен ко вход1 блок;1 поиска синх403() 93

Г

I

1

1

1 го

I (!

Составитель Н. Герасимова

Редактор Т. Морозова Текред Т. Миронова (корректоры: В. Брыскина н 3. Тарасова

Заказ 472/!4 Изд. № 2047 Тира>к 678 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раугпская наб., д. 4/5

Типография, ир. Сапунова, 2 роимпульсов, выход последнего подключен и последовательно соединенным блокам памяти фазы синхроимпульсов, отличающееся тем, что, с целью уменьшения времени вхождения в синхронизм, в приемной части ко входу дополнительно введенного инерционного порогового усилителя подключен линейный выход канала связи, а выход подключен через схему «И», соединенную с генератором единиц, ко входу схемы «НЕ», выход которой подключец ко к.идам::япцси соответствующих дополните,lhllo введенных ячеек памяти, à ко Входам считывания которых соответственно подКЛ10ЧЕПЫ BhlXO;(ОЛОКЯ ПОИСКЯ CIIIIXPOIIAIII) ПЬ5 сОв, Bhlxo, (hl первого и второго блоков памяти фазы сицхроимпульсов, а выход третьего блокя пяъ(ятп фазы cI(llxpoH:IIII) льсов ПОдкл(очец к одцоы пз входов схемы «ИЛИ», к трем другим входам которой подключены выходы

10 соответствующих ячеек памяти.

I

I

2

1 в1 !

1

I (1