Патент ссср 401010

4OlOlO

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 25.Х.1971 (№ 1707758/26-9) М. Кл. Н 04l 7!02 с присоединением заявки №

Гасударственный ксамитет

Савета Министрав СССР па делам иэабретений и аткрытий

П р и о|р итет

Опубликовано 01.Х.1973. Бюллетень X 40

Дата опубликования описания 30.1.1974

УДК 623.621.394.662.2 (088.8) Авторы изобретения

В. К. Кульчицкий и И. Х. Нафиков

Заявитель

УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к области телеграфной связи, а именно к устройствам цикловой синхронизации стартстопно-синхронной системы связки и предназначено для обеспечения автоматической синхронизации приемного синхронного распределителя с передающим.

Известно устройство цикловой синхронизации, содержащее входной узел, выход которого подключен к первому входу дешифратэра фазирующей комбинации, к другому входу которого подключен один из выходов двухтактного распределителя.

Цель изобретения — обеспечение корректирования фазы п ри работе телеграфного аппа рата.

Это достигается тем, что выход дешифратора фазирующей комбинаци1и одновременно подключен к первым дополнительно введенным входам накопителя и счетчика, к другому входу последнего подключены одновременно третий вход дешифратора и второй выход двухтактного распределителя, третий выход которого подключен ко второму входу накопителя, соединенного с выходом счетчика, при этом,выход накопителя одновременно подключен к первому входу двухтактного распределителя и третьему входу счетчика.

В предлагаемом устройстве по двухэлементной фазирующей постоянной комбинации, имеющей место в начале каждого синхронного цикла, на приемном конце в случае расхождения фаз синхронных распределителей передачи и приема формируется коррекционный импульс.

5 На чертеже приведена блок-схема предлагаемого устройства цикловой синхронизации стартстопно-синхронной системы связи.

Устройство,содержит дешифратор 1 фазирующей комбинации, накопитель 2 сигналов

10 рассогласования, счетчик 3, приемный синхронный двухтактный распределитель 4, входной узел 5.

В предлагаемом устройстве цикловой синхронизации стартстопно-синхронной системы

15 связи в качестве фазирующей постоянной комбинации используется комбинация «01», «оторой начинается каждый синхронный цикл.

Пусть в процессе передачи информации имеет место, рассогласование фаз синхронных

20 распределителей передачи и пр иема. Тогда на дешифратор 1 фазирующей комбинации от входного узла 5 поступит одна из комбинаций «00»; «01», «10», «11». Прп поступлении одной из следующих трех комбинаций «00», 25 «10» и «11» дешифратор 1 формирует сигнал рассогласования фаз, который поступает в накопитель 2 сигналов рассогласования и запускает счетчик 3 .

Накопитель 2 сигналов рассогласования

30 осуществляет интегрирование сигналов <рас401010

Предмет изобретения

Составитель Н. Герасимова

Техред Е. Борисова

Редактор T. Ларина

Корректор Л, Орлова

Заказ 11!/14 Изд. № 2065 Тираж 578 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по дезам изобретений и открытий

Москва, K-З5, Раушская наб., д. 4l5

Типография, пр. Сапунова. согласования к вводит кор рекционный импульс в пр иемный синхронный двухтактный распределитель 4 при условии, что число зарегистрированных аигналов рассогласования не меньше двух за время интеприрования (введение коррекционного импульса в синхронный распределитель по одному сигналу рассогласования за выбранное время интегрирования сделало бы устройство цикловой синхронизации стартстопно-синхронной системы связи неустойчивой к помехам). В реми интегрирования, равное сумме в|ремени от двух до четырех циклов, обусловлено счетчиком 3 благодаря связи последнего с приемным синхронным двухтактным распределителем 4.

В момент поступления коррекционного импульса в п риемный IGHHxpOHHbIH двухтактный распределитель 4 производится установка счетчика 3 в исходное состояние.

Если число сигналов ipaccoгласования за четыре смежных цикла менее двух, то накопитель 2 сигналов рассогласования ставится в исходное соединение выходным сигналом с четч и ка 3.

Устройство цикловой синхронизации ста|ртстопно-синхронной системы связи, содержа5 щее входной узел, выход которого подключен к первому входу дешифрато ра фазирующей комбинации, к другому входу которого подключен один из выходов двухтактного расп редел ителя, отличающееся тем, что, с целью

10 обеспечения корректирования фазы при работе телегра фного аппарата, выход дешифратора фазирующей комбинации одновременно подключен к первым дополнительно введенным входам накопителя и счетчика, к

15 другому входу последнего подключены однов ременно третий вход дешифратора и .второй выход двухтактного распределителя, трет ий выход кото рого подключен ко второму входу накопителя, соединенного с выходом счетчи20 ка, при этом выход накопителя одновременно подключен к первому входу двухтактного расп ределителя и третьему входу счетчика.