Схема разрядной цепи запоминающего устройства

 

OI1HC ИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 07.XI I.1970 (№ 1498391/18-24) М. Кл. G 11с 5/12 с присоединением заявки №

Приоритет комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 17ЛЧ.1973. Бюллетень № 18

Дата опубликования описания 13.VI.1973

УДК 681.327.6(088.8) Авторы изобретения

Э. П. Твеленев и Э. Э. Тенк

Заявитель

СХЕМА РАЗРЯДНОЙ ЦЕПИ ЗАПОМИНАЮЩЕГО

УСТРОЙСТВА

На чертеже показана предлагаемая схема разрядной цепи запоминающего устройства.

В. каждую половину 1, 2 разрядной обмотки через токозадающие сопротивления 3, 4

5 включены формирователи 5, б разрядного тока. Усилитель 7 считывания подключен и точкам соединения половин. разрядной обмотки и токозадающих сопротивлений. Такое включение разрядной обмотки, уменьшая вели10 чину рассеиваемой мощности на выходном транзисторе ФРТ, сохраняет возможность компенсации помехи от тока записи на входе усилителя.

Схема разрядной цепи запоминающего устройства, содержащая разрядную шину, со20 с т о я щ учо и 3 д В у х II o JI o II H I I, В к л ю ч с и н ы х l3 д В а смежных плеча мостовой схемы, усилитель

C IIT II3éIIH3I> DI:, 1IOченныЙ в,, 1,II I OII i1h моста, токозадающие резисторы, включенные в два других плеча моста, отличаюсцаяся тем, что, 25 с целью уменьшения величины коммутируемого тока записи, в каждое из плеч моста, образованных токозадающими резисторами, включен формирователь тока записи последовательно с токозадающим резистором, 30

Изобретение относится к вы1исЛительйой технике.

Известны схемы разрядной цепи запоминающего устройства (ЗУ), построенные по мостовой схеме, двумя плечами которой являются половины разрядной обмотки, а другими двумя плечами — токозадающие сопротивления. В одну диагональ такой мостовой схемы включен усилитель считывания, а в другую — формирователь разрядного тока (ФРТ), что позволяет компенсировать помеху от тока записи на входе усилителя считывания. В такой схеме выходной транзистор ФРТ, ксммутирующий двойной разрядный ток, должен рассеивать большую мощность. Пока не существует бескорпусных транзисторов, способных рассеивать такие мощности и обладающих необходимым быстродействием. Это является препятствием для выполнения ФРТ в корпусе микросхем по гибридно-пленочной технологии, что ограничивает степень миниатюризации ЗУ, Целью изобретения является понижение мощности, рассеиваемой на выходном транзисторе, т. е. уменьшение величины коммутируемого тока записи. Это достигается тем, что в каждое из плеч моста, образованных токозадающими резисторами, включен формирователь тока записи последовательно с токозадающим резистором.

Предмет изобретения

377866

Составитель В, Вакар

Техред 3. Тараненко

Редактор T. Юрчикова

Корректор Е. Миронова

Типография, пр. Сапунова, 2

Заказ 1703/7 Изд. № 1403 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Схема разрядной цепи запоминающего устройства Схема разрядной цепи запоминающего устройства 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино
Наверх