Всесоюзная пат?111110-1шяп?!

О П И С А Н И Е 364964

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №. 1. Кл. б 11с 19100

Заявлено 04.VI.1970 (№ 1446850/26-9) с присоединением заявки ¹

Приоритет

Комитет по делам изобретений и открытий ори Совете Министров

СССР

УДК 681.326.35(088.8) Опубликовано 28.XII 1972. Бюллетень № 5 за 1973

Дата опубликования описания 23.II.1973

Авторы изобретения

А, И. Кулешов, И. M Лазер, П. И. Овсищер, С. В. Карпович и Г. Д. Нестеренко

Заявитель

РЕГИСТР СДВИГА

Изобретение относится к области цифровой вычислительной техники и дискретной автоматики.

Известен регистр сдвига, выполненный на логических элементах И вЂ” НЕ (ИЛИ вЂ” НЕ), каждый разряд которого содержит три триггера с раздельным запуском — один памяти и два коммутационных, причем единичный выход первого коммутационного триггера соединен с единичным входом второго, нулевой — с единичным входом триггера памяти, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти и со вторым нулевым входом первого коммутационного триггера, а первые нулевые входы коммутационных триггеров — со входом тактовых импульсов, нулевой выход триггера памяти соединен с единичным входом коммутационного триггера последующего разряда регистра. Однако эта схема может иметь логические состязания.

В предлагае»ом изобретении с целью устранения состязаний логических элементов единичный выход триггера памяти соединен с единичным входом первого коммутационного триггера. второй нулевой вход первого коммутационного триггера — с единичным выходом второго коммутационного триггера предыдущего разряда; между разрядами включен дополнительный логический элемент, выход которого соединен со вторым нулевым входом второго ком»утационного триггера, а вход — единичным выходом второго коммутационного триггера предыдущего разряда.

На фиг. 1 приведена схема регистра сдвига; на фиг. 2 — его временные диаграммы.

Разряд регистра сдвига, построенного на логических элементах 1„И вЂ” НЕ (ИЛИ—

10 HF). содержит три триггера с раздельным запуском — триггер 2 памяти и два коммутационных триггера 8, 4. Единичный выход 5 триггера 2 памяти соединен с единичным выходом б первого коммутационного триггера 8, 15 единичный выход 7 которого соединен с единичным входом 8 другого коммутационного триггера 4, а нулевой выход 9 — с единичным входом 10 триггера 2 памяти.

Два нулевых входа 11, 12 первого коммута20 ционного триггера 8 соединены попарно с ши° ной 18 тактовых импульсов и единичным выходом 14 второго коммутационного триггера 4 предыдущего разряда.

Нулевой выход 15 второго коммутационного

25 триггера 4 соединен с нулевым входом 1б триггера 2 памяти, а два пулевых входа 17, l8 второго коммутационного триггера 4 соединены попарно с шиной 18 тактовых импульсов и с выходом 19 дополнительного логиче30 ского элемента 20, вход 21 которого соединен

364964

Предмет изобретения фВВЯ.1

„ V Ц1П-!1Пллл

Вх хх ! !

Юх а

Ьг

20 фВВг. "

Составитель Н. Степанов

Заказ 321/15 Изд. № 110 Тираж 576 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, ВК-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

3 с единичным выходом 14 второго коммутационного триггера 4 предыдущего разряда.

Для устранения состязаний логических схем основу разряда регистра составляет триггер, типа Т, в котором отсутствует блокирующая связь со второго коммутационного триггера на первый, причем управление направлением переключения последующего разряда производится сигналами с логического элемента 1 в и дополнительного логического элемента 20.

Как видно из временных диаграмм (фиг. 2) переключение этих сигналов происходит в моменты пауз между тактовыми импульсами, т. е. когда никакой разряд переключаться не может.

Регистр сдвига, выполненный на логических элементах И вЂ” HE (ИЛИ вЂ” НЕ), каждый разряд которого содержит три триггера с раздельным запуском — один памяти и два коммутационных, причем единичный выход первого коммутационного триггера соединен с единичным входом второго, нулевой — с единичным входом триггера памяти, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти, а первые нулевые входы коммутационных триггеров — со входом тактовых импульсов, отлича10 юи1ийся тем, что, с целью устранения состязания логических элементов, еДиничный выход триггера памяти соединен с единичным входом первого коммутационного триггера, второй нулевой вход первого коммутационно15 го триггера — с единичным выходом второго коммутационного триггера предыдущего разряда, между разрядами включен дополнительный логический элемент, выход которого соединен со вторым нулевым входом второго

20 коммутационного триггера, а вход — с единичным выходом второго коммутационного триггера предыдущего разряда.