Регистр сдвига

363И9

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскиз

Социалистическив

Респуйлив

Зависимое от авт. свидетельства №

Заявлено ОЗ.Х1.1970 (№ 1493997/18-24) с присоединением заявки №

Приоритет

M. Кл. G 11с 19/00

Комитет по делам иаобретений и открытий при Совете Министров

СССР

Опубликовано 20.Х11.1972. Бюллетень № 3 за 1973

Дата опубликования описания 20.11.1973

УДК 681,325.6(088.8) Автор изобретения

В. В. Бельгий

Заявитель

Ордена Ленина институт проблем управления (автоматики и телемеханики) РЕГИСТР СДВИГА

Изобретение относится к вычислительной технике и может быть применено в устройствах аппаратного контроля.

Известен регистр сдвига со сдвигом, эквивалентным умножению на два по модулю.

Однако применение этого регистра не всегда выгодно, так как в ряде узлов и цепей переработки информации последовательных ЦВМ слова передаются и обрабатываются последовательно, начиная с младших разрядов. Поэтому для получения вычета необходимо ждать окончания передачи слова или арифметической операции.

Цель изобретения — обеспечение свертки результата арифметической операции по заданному модулю.

Для этого в предлагаемое устройство введена логическая схема, включающая элементы «НЕ», «ИЛИ» и два элемента «И», первый вход которой подключен к входной клемме регистра, выход суммы каждого сумматора, кроме младшего, через линию задержки соединен с входом сумматора соседнего младшего разряда, выход суммы которого через линию задержки соединен со вторым входом логической схемы, к которому подключены схема «ИЛИ», другой вход которой соединен с первым входом логической схемы, и первая схема «И», другой вход которой подключен к первому входу логической схемы, а выход первой схемы «И» соединен с входом сумматора младшего разряда и входом схемы «НЕ», выход которой соединен с входом второй схемы «И», другой вход которой подключен к выходу схемы «ИЛИ», и выход второй схемы

«И» соединен с входами соответствующих сумматоров.

lo На чертеже представлена блок-схема предлагаемого устройства со сдвигом, эквивалентным делению на два по модулю 19. Регистр сдвига состоит из логической схемы 1, содержащей схемы «И» 2, «ИЛИ» 8, «НЕ» 4, сум15 маторов 5 и линий б задержки.

Один вход логической схемы 1 служит входом регистра, второй ее вход через линию задержки подсоединен к выходу суммы самого

20 младшего сумматора. Выход суммы каждого сумматора, кроме самого младшего, через соответствующую линию задержки подключен к входу соседнего младшего сумматора. Выходы переноса П сумматоров соединены по25 следовательно, т. е. выход П младшего — с входом соседнего старшего. Один из выходов логической схемы подсоединен к входу самого младшего сумматора, другой ее выход — к входам тех сумматоров, порядковые номера

ЗО которых соответствуют номерам разрядов, 363119

Предмет изобретения

Составитель В. Бакулин

Техред Е, Борисова

Корректоры: Н. Прокуратова н Т. Запорожец

Редактор Т. Иванова

Заказ 307/5 Изд. № 53 Тираж 404 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр, Сапунова, 2 где расположены единицы числа, выраженноА+1 го в двоичной форме и равного (А— г значение модуля, по которому происходит свертка; А — нечетное число).

На вход регистра от ЦВМ последовательно подается число, начиная с младших разрядов, а на второй вход логической схемы — сигнал через линию задержки с выхода самого младшего сумматора.

Если на обоих входах логической схемы будут одновременно сигналы «1», то «1» подается на вход самого младшего сумматора.

Если «1» будет только на одном из входов этой схемы, то на входы соответствующих

А+1 сумматоров подается в двоичной за2 писи. Количество сдвигов принимают не меньшим и, где и количество разрядов кода числа, поступающего от ЦВМ, и равным ближайшему целому кратному показателю степени двойки по модулю. После окончания сдвигов содержимое регистра будет вычетом числа по данному модулю.

Регистр сдвига, содержащий сумматоры, выходы переносов каждого из которых соединены с входами сумматоров соседних старших разрядов, отличающийся тем, что, с целью обеспечения свертки результата арифметической операции по заданному модулю, в него введена логическая схема, включающая

10 элементы «НЕ», «ИЛИ» и два элемента «И», первый вход которой подключен к входной клемме ретистра, выход суммы каждого сумматора, кроме младшего, через линию задержки соединен с входом сумматора сосед15 него младшего разряда, выход суммы которого через линию задержки соединен со вторым входом логической схемы, к которому подключены схема «ИЛИ», другой вход которой соединен с первым входом логической

20 схемы, и первая схема «И», другой вход которой подключен к первому входу логической схемы, а выход первой схемы «И» соединен с входом сумматора младшего разряда и входом схемы «НЕ», выход которой соединен с

25 входом второй схемы «И», другой вход которой подключен к выходу схемы «ИЛИ», и выход второй схемы «И» соединен с входами соответствующих сумматоров.