Устройство для статистической обработки информации

ОПИСАН.ИЕ

ИЗОЬЕЕТИНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

357565

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 02.III.1970 (№ 1409944/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 31.Х.1972. Бюллетень № 33

Дата опубликования описания 16.П.1973

М. Кл. G 06f 15(36

Комитет по делам изобретекий и открытий при Совете Министров

СССР

УДК 681.333:519.2(088.8) Автор изобретения

В. Н. Соболев

Заявитель

УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОЙ ОБРАБОТКИ

ИНФОРМАЦИИ

Изобретение относится к специализированным вычислительным устройствам, предназначенным для накопления статистической информации и последующей обработки этой информации с целью получения оценок ее статистических характеристик.

Известно устройство для оценки вероятностно-статистических характеристик динамических процессов, предназначенное для вычисления оценок условных и безусловных математических ожиданий и условной дисперсии случайных процессов, содержащее запоминающее устройство, устройство управления и регистрирующее устройство.

Целью данного изооретения является обеспечение возможности вычисления дисперсий, дисперсионных и корреляционных функций случайных процессов.

Согласно изобретению устройство содержит блок первичной обработки, первый вход которого соединен с выходом блока накопления, первый выход блока первичной обработки соединен с первым входом вычислительного блока, блок памяти, соединенный со вторым выходом блока первичной обработки, выход блока памяти соединен со входом управляющего устройства, первый выход которого соединен со вторым входом блока первичной обработки, второй выход управляющего устройства соединен со вторым входом вычислительного блока.

На фиг. 1 представлена блок-схема устройства для статистической обработки информации; на фиг. 2 — блок-схема одного из вариантов блока первичной обработки информации; на фиг. 3 — блок-схема вычислительного блока.

Блок 1 записи и считывания (см. фиг. 1) совместно с подключенным к его выходу блоком 2 первичной обработки информации со1О ставляет устройство накопления и первичной обработки информации, выходы которого соединены со входами вычислительного блока 3 и через блок 4 памяти — с управляющим устройством б. Выходы управляющего устройсгва соединены с блоком 2 блоком 3, а выход блока 3 соединен со входом регистрирующего устройства б. Блок первичной обработки информации (см. фиг. 2) состоит из входных устройств 7, 8, амплитудных селекторов 9, 10 и

20 матрицы 11 интеграторов. Вычислительный блок (см. фиг. 3) включает в себя множительное устройство 12, накопитель 13, коммутатор

14, суммирующее устройство 15, блок 1б деления, квадратор 17, блок 18 умножения, запо25 минающее устройство 19, сумматор 20.

Программа работы устройства подразделяется на 3 этапа: накопление исходной информации; считывание накопленной информации с носителей и первичная обработка считанной

30 информации; вычисление оценок статистических характеристик случайных процессов

На этапе накопления исходной информации случайные процессы X(t) и Y(t), подлежащие обработке, подаются на блок 1, представляющий собой типовое многоканальное устройство записи и считывания на магнитной ленте, обеспечивающее возможность введения изменяемого при считывании временного сдвига исходных реализаций случайных процессов.

Блок 1 осуществляет. запись исходных реализаций случайных процессов.

На втором этапе работы исходная информация из блока 1 поступает в блок 2 первичной обработки информации. При считывании исходной информации в каналах считывания процессов X(t) и Y(t). вводятся временные запаздывания т1 и т2, обеспечивающие временной сдвиг исходных реализаций величины т2 <1 °

1+т 35

1+т

10 через

j=1

Ъ1

)j — ч

1=1

M(Y(A1) = — i, Yj vj, ч!,64

10 л х у х., 1 Чк f, 1 где Х; и У; — величины, пропорциональные напряжениям в серединах коридоров 1 и j амплитудных селекторов входных устройств ъг Xl макс + %1мин р Yj макс + Yj мин Ъ,—

2 2 а

Работа устройства на примере вычисления условного математического ожидания процесса Y(t) относительно процесса X(t) производится следующим образом.

По команде управляющего устройства начинает работу коммутатор 14, который последоБлок 2 имеет два канала (по числу обрабатываемых реализаций). В каждом последовательно соединены входное устройство и амплитудный селектор, выход которого подключен к матрице 11 интеграторов.

Во входных устройствах, каждое из которых, в свою очередь, состоит из интегратора средних значений и сумматора, построенных на усилителях постоянного тока, осуществляется центрирование методом, скользящей сред; ней исходных реализаций процессов E(t) и

Y(t). Текущие оценки математических ожиданий случайных процессов, определяемые во входных устройствах в соответствии с выражениями

mz(t)= 1 х(М,И= 1 (Y()d т т где Т вЂ” интервал текущего сглаживания, поступают на интеграторы блока 4 памяти, для 40 усреднения текущих оценок математических ожиданий на всем интервале наблюдения и запоминания их с целью последующих вычислений.

Центрированные реализации процессов X(t) 45 и Y(t) подвергаются в усилителях входных устройств «сжатию» так, что на входах амплитудных селекторов действуют сигналы, динамический диапазон которых лежит в пределах

+-10 в. Коэффициенты усиления К1 усилителя 50 сигнала X(t) и К2 усилителя сигнала Y(t) при этом фиксируются.

Амплитудные селекторы — 10-канальные устройства с общим входом, каждый канал которых состоит из верхнего и нижнего ампли- 55 тудных селекторов, двух формирующих устройств и вычитающего устройства, преобразуют сигналы, поступающие на их входы в импульсы напряжения. Длительность этих импульсов пропорциональна времени пребывания 60 сигналов в пределах коридоров амплитудных селекторов. С выходов амплитудных селекторов импульсы напряжения поступают на вход матрицы 11.

Матрица 11 интеграторов состоит из 10 65 строк и 10 столбцов (по числу каналов ампли тудных селекторов). Каждый интегратор мат рицы имеет типовую диодную ячейку «И» со строчным и столбцевым входами и накопитель импульсов со входом для счетных импульсов, поступающих с генератора счетных импульсов управляющего устройства 5. Строчные входы интеграторов, расположенных в одной и той же строке матрицы, подключены к входной шине строки соответствующего канала амплитудного селектора сигнала Х® так, что входная шина первой строки матрицы соединена с выходом первого канала амплитудного селектора, входная шина второй строки — с выходом второго канала амплитудного селектора и так далее до 10 строки, Столбцевые входы интеграторов, расположенных в одноименном столбце матрицы интеграторов, подключены к входной шине столбца. Столбцевые входные шины подключаются к соответствующим

10 выходам амплитудного селектора сигнала

Y(t).

Осуществлением данной коммутации выходов амплитудных селекторов с матрицей интеграторов обеспечивается в процессе считы-, вания исходной информации интегрирование счетных импульсов в матрице интеграторов; т. е. фиксация в интервале наблюдения частности v,j совместного появления событий, выраженных неравенствами: I Х1.- I(1<(t)! (1Х1-" I (У1 мин ((Y (t) I (I Y j макс где Х1 мин Yj мин Х1 макс, Уа макс минимальные и максимальные уровни ограничения i-ro и j-ro каналов амплитудных селекторов.

По окончании считывания, первичной обработки и накопления обработанной информации в матрице интеграторов вычислительный блок 8 производит вычисление оценок статистических характеристик случайных процессов

X(t) и Y(t).

Вычисления начинаются с нахождения оценок условных математических ожиданий процессов, определяемых в соответствии с выражениями 5I вательно один за другим подключает выходы интеграторов первой строки матрицы, начиная с первого интегратора, ко входам множительного устройства 12 и накопителя 18.

При вычислении регрессии работает первый канал множительного устройства. Этот канал осуществляет усиление напряжений, пропорциональных частности vI j, поступающих с выходов интеграторов первой строки с коэффициентом усиления, изменяемым управляющим устройством в соответствии с номером столбца j, в котором расположен подключаемый в данный момент интегратор матрицы. Зависимость коэффициента усиления множительного устройства от номера столбца матрицы (номера коридора амплитудного селектора) задается по следующей шкале:

Номер коридора 1 2 3 4 5 6 7 8 9 10

Коэффициент усиления 9 7 5 3 1 1 3 5 7 9

Таким образом, в момент подключения к выходу интегратора 1 — j на выходе множительного устройства появляется напряжение

Y;.v». Это напряжение поступает в суммирующее устройство 15, собранное на базе типового усилителя постоянного тока. В момент подключения десятого интегратора первой строки матрицы в суммирующем устройстве накапливается напряжение, пропорциональное величи10 не Х У;У ;. К этому моменту напряжение в

1=1

10 накопителе составит величину Z v1 =v . Это

/=1 напряжение через блок 1б деления, состоящий из аттенюатора, усилителя и нелинейного элемента, поступает на вход блока 18 умножения.

Нелинейный элемент, построенный на усили. теле постоянного тока, имеет статическую характеристику в виде обратной функции. Общий коэффициент усиления звена аттенюатор — усилитель блока деления в этом цикле

1 вычислений составляет величину — . Таким к, образом, на блок умножения поступают напряжения, пропорциональные величинам

10 1 а = У> У, . и

„=1 " К".

Блок умножения осуществляет операцию нелинейного преобразования в соответствии с формулой а ° 3 = — ((а + ) — (к — {I)*J, 1

4 т. е. на его выходе появляется наппяжение, пропорциональное первой точке регрессии

М{У/ХД, которое поступает в запоминающее устройство 19 и фиксируется регистрирующим устройством б. Запоминающее устройство собрано на базе типового усилителя постоянного тока с емкостно-реостатной обратной связью, а в качестве регистрирующего устройства может быть использован, например, электронный цифровой печатающий вольтметр типа

ЭЦПВ-3. После этого начинается цикл вычисления условной дисперсии в соответствии с формулой

0 (У ) Х ) (У М ) У / Х ) ч < ф

/=1

Вычисление производится следующим образом, По команде управляющего устройства коммутатор вновь начинает обход интеграторов первой строки матрицы, В момент подключения j-го интегратора первой строки матрицы на первый вход сумматора 20, представляющего сооой усилитель постоянного тока, из управляющего устройства поступает усилен1 ное в — напряжение, пропорциональное веA à личине У;, соответствующее среднему значению напряжения /-го коридора амплитудного селектора сигнала У(1), а на второй вход— напряжение, пропорциональное М { Y/Õ ), из запоминающего устройства. На выходе сумматора при этом напряжение соответствует велиY„. чине, пропорциональной разности

К вЂ” N{Y/Õt). Это напряжение поступает на вход квадратора 17, представляющего собой, например, элемент с квадратичной статистической характеристикой. На выходе квадратора появится напряжение, пропорциональное у,. — М (Y/Х,)

Напряжение у; одновременно с напряжением, пропорциональным 1ь снимаемым с выхода

1-го интегратора первой строки матрицы, поступает на вход второго канала множительного устройства, осуществляющего преобразова40 ние сигнала в соответствии с формулой з а

Tj tj = — ((Ij+ lj) (Ij 1j) 1.

С выхода множительного устройства сигнал, 45 пропорциональный этому произведению, поступает в суммирующее устройство, где к моменту окончания обхода коммутатором интеграторов первой строки матрицы накапливается напряжение, пропорциональное сум50 ме

10 = g(— м х,) ) .,„, 1=1 поступающее затем в блок умножения.

Напряжение, пропорциональное величине

v1 — — Х v», полученное к этому моменту в нако1=1 пителе, аналогично тому, как это осуществлялось при вычислении регрессии М{У/ХД, поступает через аттенюатор, усилитель и нелинейный элемент блока деления, где оно преоб1 разуется в величину вЂ, на вход блока умно v1

65 жения. Коэффициент усиления звена аттвнюа357565 тор — усилитель блока деления при этом устанавливается равным 1. Напряжение, пропорциональное величине vl, запоминается накопителем до следующего цикла вычислений. Блок умножения осуществляет перемножение напряжений, пропорциональных величинам Х и

I0

"x зйв4(

j=l

= D (Y/A;}.

Напряжение, пропорциональное вычисленной дисперсии D(Y/Х,), поступает через запоминающее устройство в регистрирующее устройство и фиксируется. По окончании измерения первой точки условной дисперсии начинается цикл вычислений дисперсионной функции.

Вычисление дисперсионной функции производится в соответствии с формулой

1О 1 х() = — . 1(М(Y(t+ )/ (+,)}—

N ,=1 — М } У(t+,)}1*, 1О Го где =, — -., и A = p >, ...

l†=ljâ€

С началом цикла вычислений дисперсионной функции на входы сумматора поступают напряжения, пропорциональные величинам регрессии M(Y/Õ,) из запоминающего устройства и математического ожидания M(Y) из блока памяти через управляющее устройство. На выходе сумматора появляется напряжение, пропорциональное разности М (У/Х1} — M (Y}, которое возводится квадратором в квадрат и поступает на вход второго канала множительного устройства. Это напряжение перемножается вторым каналом множительного устройства с напряжением, пропорциональным величине 1, оставшимся в накопителе от предыдущего цикла вычислений. Результат умножения в виде напряжения, пропорционального первому слагаемому в выражении для дисперсионной функции, поступает в суммирующее устройство и запоминается в нем до следующего цикла вычисления дисперснонной функции.

По окончании данного цикла вычислений запоминающее устройство и накопитель возвращаются в начальное состояние («очищаются»). После этого производятся вычисления второй точки регрессии М{У/Х,) и условной дисперсии D(Y/Х,), а также второго слагаемого в выражении для дисперсионной функции аналогично тому, как это выполнялось в предыдущих циклах с той лишь разницей, что коммутатор осуществляет в этих циклах последовательный обход интеграторов второй строки матрицы. К концу вычислений регрессии М(У/Х } и условной дисперсии D(Y/ХД их значения фиксируются регистрирующим устройством, в запоминающем устройстве остает65 (т) „З

1 1 ся напряжение, пропорциональное регрессии

M(Y/ХД, а в накопителе — напряжение, пропорциональное v2. Далее производится вычисление второго слагаемого выражения для дисперсионной функции vg (М(У/Х2} — М(У)) . Результат вычисления суммируется в суммирующем устройстве с предыдущим результатом и запоминается до следующего цикла вычислений дисперсионной функции, а напряжение величины суммируется в накопителе с напряжением v1 и запоминается, Подобные циклы выполняются по всем строкам матрицы интеграторов вплоть до десятой строки, после чего в регистраторе оказываются зафиксированными регрессия М(Y/Õ,} и условная дисперсия D(Y/Õ,) по всем значениям индекса i, а в суммирующем устройстве накопится напряжение, пропорциональное

Го гО сумме Zvl(М{Y/Õ,) — М(Y)) . B накопителе

1=1 в этот момент напряжение будет составлять

10 Го величину, пропорциональную сумме Z Z V„;=

l = l j=l

=N, а на выходе блока деления появится на1 пряжение, пропорциональное величине

Это напряжение перемножается блоком умножения с напряжением, поступающим с выхода суммирующего устройства, в результате чего в регистраторе фиксируется первая точка дисперсионной функции, соответствующая установленному временному запаздыванию т сигналов, введенному блоком записи и считывания на этапе считывания исходной информации.

Вслед за этим в том же порядке вычисляются в соответствии с выражениями

М }X/Y,.} = — X

1%1

I=1

10 а i m,} = — х — м,х г,.} ° . „;, 45

1-1 го

6,, () = —, (М I Х (t + )/ Y (/ + ) }— ,=1

5Π— М }Х(г+;,)}1й регрессия процесса Х(1), дисперсиое1ная функция Охи (т) и условная дисперсия процесса

X(t) Отличие здесь состоит в том, что коммутатор осуществляет обход интеграторов матрицы не по строкам, а по столбцам, начиная с первого интегратора гервого столбца.

Следующим этапом работы устройства является вычисление корреляционной функции, соответствующей выбранному временному сдвигу т сигналов. Вычисления выполняются в соответствии с формулой

10 10

357565

10

В этом цикле коммутатор осуществляет построчно, начиная с первой строки, последовательный обход всех интеграторов матрицы.

При этом каждый раз в момент подключения интегратора «i — j» (i, j=1, 2, ..., 10) управляющее устройство изменяет коэффициент усиления первого канала множительного устройства, делая его равным величине, пропорциональной произведению У; Х,, в котором величины Y и Х; принимаются равными значениям, соответствующим номерам коридоров i и j приведенной шкалы. Множительное устройство усиливает напряжение, пропорциональное

vlj. Напряжение с выхода множительного устройства поступает в суммирующее устройство, где оно накапливается так, что в момент подключения коммутатора к выходу интегратора десятой строки и десятого столбца матрицы в суммирующем устройстве накапливается ю ю сумма, пропорциональная величине Х Х У;

j=lj=I

Х, 1. На выходе накопителя в это время напряжение соответствует величине, пропорциою ю нальной сумме Х Х v =0, которое блоком

1 l J=l деления преобразуется в напряжение, соответ1 ствующее — . Блок умножения осуществляет

_#_ перемножение напряжений, действующих на его входах, и выдает в регистрирующее устройство через запоминающее устройство значение корреляционной функции, соответствующее выбранному аргументу т.

В случае необходимости устройство вычисляет дисперсии процессов X(t) и Y(t):

1О

При этом временная задержка т при считывании информации устанавливается равной нулю. Порядок вычисления дисперсий рассмотрим на примере вычисления D(X(t)).

По команде управляющего устройства коммутатор обходит интеграторы каждой строки матрицы интеграторов, начиная с первой.

После обхода каждой из строк в накопителе появляется напряжение, пропорциональное величине v;. Это напряжение перемножается вторым каналом множительного устройства с напряжением, пропорциональным величине

Х,, получаемым после возведения в квадрат напряжения, пропорционального Х;, подаваемого на вход квадрата управляющим устройством через сумматор в момент подключения коммутатора к десятому интегратору i-й строки. Полученное произведение накапливается в суммирующем устройстве и после обхода коммутатором интеграторов десятой строки матрицы на входах блока умножения появля10 ю ются напряжения Х v;X,;, поступающее с вы1=1

1 хода суммирующего устройства, и —, поступающее с выхода накопителя через блок деления. Результат перемножения этих напряжений, пропорциональный величине D (Х (t) ), через запоминающее устройство поступает в регистрирующее устройство и фиксируется.

Вычисление дисперсии D(Y(t) ) осуществляется аналогичным путем при обходе коммутатором интеграторов матрицы вдоль столбцов.

Для вычисления последующих ординат дисперсионных и корреляционной функции после приведения всех узлов устройства в исходное состояние осуществляется повторное считывание исходной информации и накопление в матрице интеграторов частностей v„;, соответствующих реализациям процессов У(1+т 2) и

Х(+т1), смещенным один относительно другого по времени на интервал временного запаздывания

= 12 1 где т 2 и т — временные запаздывания, устанавливаемые путем смещения считывающих головок блока записи и считывания.

При необходимости вычисления автодисперсионных бхх(т), буу(т) и автокорреляционных Rxx(т), 1111(т) функций блок записи и считывания выдает при считывании информации в первое и второе входные устройства одноименные сигналы. Считывание информации при этом осуществляется двумя головками считывания, расположенными вдоль магнитной ленты на расстоянии, соответствующем временному сдвигу т. Значение автокорреляционных функций при т=О получается по результатам оценки соответствующей дисперсии (Rxx (0) =D(X(t)). Оценка автодисперсионной функции для аргумента т=О вычисляется путем записи соответствующего сигнала X(t) или У(Ц на обе дорожки магнитной ленты.

Предмет изобретения

Устройство для статистической обработки информации, состоящее из вычислительного блока, блока накопления и регистрирующего устройства, соединенного с выходом вычислительного блока, отличающееся тем, что, с целью обеспечения возможности вычисления дисперсий, дисперсионных и корреляционных функций случайных процессов, устройство содержит блок первичной обработки, первый вход которого соединен с выходом блока накопления, первый выход блока первичной обработки соединен с первым входом вычислительного блока, блок памяти, соединенный со вторым выходом блока первичной обработки, выход блока памяти соединен со входом управляющего устройства, первый выход которого соединен со вторым входом блока первичной обработки, второй выход управляющего устройства соединен со вторым входом вычислительного блока.

357565

Составитель С. Громова

Техред Л. Куклина

Корректор О. Тюрина

Редактор Н. Белявская

Типография, пр. Сапунова, 2

Заказ 252/19 Изд. № 1848 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5