Всесоюзная iпйт^:^^^^"' rry-f?;'f!rruof,pl ji-ft,>&- :,iiri.m,j- ,: lrui;: ; \.' л'' 41flьивлиота'1д i

Со|ее Советских

ОПИСАНИЕ 35669!

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 14.XII.1970 (Ж 1603402/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 23.Х.1972. Бюллетень № 32

Дата опубликования описания 22.XI,1972

М. Кл. G 11с 11/06

Комитет по делам изобретений и открытий гри Совете Министров

СССР

УДК 681.327.66(088.8) Авторы изобретения

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области запом и н а ящики х устройств.

Известно запоминающее устройство, со держащее д|ве группы запоминающих матриц, связанных через блоки выходных ключей с дешифратором адреса, |входы которого подключены к выходам триггеров регистра адреса, генераторы токов считывания и записи по координатам Х и У, |возбуждающие входы которых подключены к бло|ка|м управления считы|ванием и записью.

Недостатком известного запоминающего устройства является узкая область устойчивой работы.

Описьвваемое запоминающее устройство отличается от известного тем, что один из уп.равляющих входов генераторов считывания и записи подключены IK первому выходу одного из триггеров репистра адреса, ко второму выходу, которого подсоединены другие уп равляющ|ие входы генераторо|в считы|вания и записи, выходы которых подключены к соответствующему входу блока выходных ключей.

Такое выполнение устройства позволяет по|выоить,надежность его работы.

На чертеже изображена блок-схема предлагаемого запоминающего устройства.

Оно содержит запоминающ|не матрицы 1 и 2, схемы выходных ключей 8, входы которых соед|инены с выходами 4 генераторов 5 считывания и записи, входы 6 генераторо|в считыван|ия и записи подключены к первому выходу одного .из триггеров регистра адреса

5 7, входы 8 генераторов 5 подключены ко второму выходу этого триггера. Входами возбуждения 9 генераторов считывания и записи управляют источники 10 и 11 упра|вляющих:импульсов по коорд|ипатам Х и У соот10 ветственно.

В |каждом генераторе 5 коллекторы верхних триодо|в 12 и 18 объединены и подключены к схеме |выходных ключей 8. Регулировка токов считывания и записи осуществляется

15 переменными резисторами 14 |и 15. Регистр адреса 7 управляет схемой дешифратора 16, выходы которого подключены K схемам выходных ключей 3. Феррито|вые сердечник и 17 и 18 — запоминающие элементы матриц 1 и

20 2 соответственно. Выходы координатных шин

Х 19 запоминающей матри|цы 1 соединены со входами координатных,шин Х 19 запоминающей |матрицы 2. Выходы координатных шин

У 20 запоминающей матр ицы 2 соединены со

25 входами координатных шин Y 20 запоминающей матрицы 1.

Устройство работает следующим образом.

При считывании информации с ферритового сердечника 17 по координатной шине

Х 19;и координатной шине У 20 подаются им356691

Составитель А. Корюкова

Техред E. Борисова

Корректор 3. Тарасова

Редактор Б. Нанкина

Заказ 528/2012 Изд, Я 1554 Тираж 406 Подписное

ЦНИИПИ Комитета ио делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб.. д. 4/5

Тип. Харьк. фил. пред. «Патент» пульсы тока считывания положительной полярности. Тогда в запом|инающей иатрице 1 токи суммируются и про изойдет сч итьпвание иноформации с сердечника 17, а |в запоминающей матрице 2 для ферритового сердечника

18 токи скомпенсируются и изменения информации в ферритовом сердечнике 18 не произойдет. Пр и записи информации на сердечник 17 по координатным шинам 19 и 20 подаются токи отрицательной (т. е. обратной) полярности. При обращен и и к сердечнику 18 для считывания инфор|мации по координат ной шине Х 19 подается импульс тока отрицательной полярности (для сердечника 18 этот импульс тока создает положительное поле), а. по координатной шине Y 20 — положительной полярности. Тогда для сердечника

18 происходит сложение полей от токов Х и У, Смена полярности сигнала может быть произ ведена только за счет включения генератора б по координате Х в момент подачи сигнала считывания по координате У. Равенство токов записи .и считьквания достигается регулировкой переменных резисторов 14 и 15.

Предмет изобретения

5 Запоминающее устройство, содержащее две группы запоминающих матриц, связанных через блоки выходных ключей с дешифратором адреса, входы которого подключены к выходам триггеро|в регистра адреса, ге10 нвраторы токов считывания и записи по каор. динатам Х и У, возбуждающие входы которых подключены к блокадам управления считыванием и записью, отличающееся тем, что, с целью повышения надежности работы уст

15 ройства, одни из управляющих входов генераторо в считывания и записи подключены к первому выходу одного из триггеров регистра адреса, ко второму выходу которого подсоединены другие управляющие входы генерато

20 ров считывания IH запиои, выходы которых подключены к соответствующему входу блока выходных ключей.