Устройство для декодирования
1 ЩЩ 1.„„ 11Э
ОП " " Е
346808
Союз Советски»
Сспивлистически»
Республик
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства ¹
Заявлено 18.XII.1969 (№ 1387009i26-9) с присоединением заявки ¹
Приоритет
Опубликовано 28.V11.1972. Бюллетень № 23
Дата опубликования описания 8.VIII.1972
М. Кл. Н 041 17130
Комитет по делам изабретеиий и открытий при Совете Министров
СССР
УДК 621.394.5:621. .394.14 (088.8) Авторы изобретения
В. М. Прокофьев и Е. Д. Макеев
Заявитель
УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ
Изобретение относится к области передачи данных и предназначено для использования в системах с перестраиваемой структурой кода в зависимости от условий передачи и при создании универсальных устройств декодирования.
Известно устройство для декодирования корректирующих кодов, содержащее накопители кодовой комбинации н стираний, формирователь такта, схему установления порога декодирования, логические схемы «И», «НЕ», кодопреобразователь, счетчики, регистры сдвига, узлы сравнения и переключения, а так>ко выходной накопитель.
В целях расширения функциональных возможностей в предлагаемое устройство введен узел вычисления порога декодирования, содержащий счетчик числа несовпадений, тактовый вход которого через схемы «И» и «НЕ» и схему запрета связан с выходом узла сравнения кодовых комбинаций; триггеры памяти, входы которых в состоянии «О» соединены с выходами схем «И» узла перезаписи, а в состоянии «1» — с формирователем такта установки; дешифратор порога декодирования, входы которого подключены к выходам триггеров памяти, а выходы — ко входам схемы установления порога декодирования; схемы «И», одни входы которых связаны с выходами разрядов счетчика несовпадений, а другие — с выходом формирователя такта сброса.
На фиг. 1 представлена функциональная схема устройства декодирования; на фиг. 2—
5 функциональная схема узла вычисления порога декодирования.
Устройство состоит из накопителя 1 кодовой комбинации, накопителя 2 стираний, регистров 3 и 4 сдвига, счетчика 5, кодопреобра10 зователя 6, узла 7 сравнения кодовых комбинаций, узла 8 вычисления порога декодирования, схемы 9 установления порога декодирования; узла переключения режимов работы устройства, в который входят схемы 10, 11
15 и 12 запрета и схема 18 управления схемами запрета; схем 14, 15 и 16 «И» и выходного накопителя 17. Узел 8, в свою очередь, состоит из счетчика 18 числа несовпадений, узла 19 перезаписи, содержащего схемы «И», 20 триггеров 20 памяти, дешпфратора 21 порога декодирования, схемы 22 «И» и схемы 28
«НЕ». В устройство входят также разлпчныс формирователи тактов, на схемах не показанные.
25 Устройство работает в двуx рех пмах: вычисления порога декодирования и декодирования.
Принимаемая кодовая комбинация в виде и элементов избыточного кода, содержащего Й
30 информационных символов, поступает в нако346808
55 питель 1 по входу 24. В накопитель 2 по входу 25 подается комбинация «стираний», в которой символам «1» соответствуют недостоверные символы в принимаемой кодовой комбинации. После накопления комбинаций в накопителях 1 и 2 на схемы 14 и 15 поступает такт считывания по входу 2б и информация из накопителей переписывается в регистры 8 и 4 соответственно.
В режиме вычисления порога декодирования схема 18 выдает сигналы запрета Hà схемы 10 и 12. Такты продвижения, поступающие на вход 27, считывают информацию из регистров 8 и 4 на схему 10 и в узел 7 соответственно. Информация из регистра 8 в узел
7 не поступает. Сигнал на выходе схемы 10 при этом соответствует эталонной (нулевой) кодовой комбинации. С регистра 4 в узел 7 подается комбинация «стираний», а с выхода кодопреобразователя б — последовательность кодовых комбинаций п-элементного кода. Последовательность всех используемых кодовых комбинаций формируется в кодопреобразователе с помощью счетчика 5 под действием продвигающих тактов, поступающих на вход
28. В узле 7 происходит поэлементное сравнение сигналов, поступающих с выходов схемы 10 и кодопреобразователя. Результат сравнения (несовпадение сигналов по знаку) выдается па выход узла 7 только в том случае, когда с выхода регистра 4 поступает сигнал «0», означающий, что «стирание» отсутствует и результат сравнения достоверен.
Сигналы несовпадения подаются в узел 8 вычисления порога декодирования через схемы
11, 22 и 28.
В узле 8 импульсы несовпадения поступают в тактовую цепь счетчика 18 и в счетчик записывается число совпадений. После этого на вход 29 подается такт перезаписи. При этом сигналы «1» с разрядов счетчика 18 проходят на соответствующие входы триггеров 20 и устанавливают их в состояние «0».
В исходном состоянии триггеры 20 устанавливаются в состояние «1» под действием такта установки, поступающего на вход 80.
После этого информация, находящаяся в счетчике 18, стирается. Таким образом происходит работа узла 8 при сравнении эталонной кодовой комбинации с каждой комбинацией кода кодопреобразователя б. Прп выбранном управлении триггерами 20 в них фиксируется состояние, соответствующее меньшему числу несовпадений.
По окончании цикла воспроизведения всех кодовых комбинаций опрашиваются выходы дешифратора 21 и соответствующая величина порога декодирования устанавливается в схеме 9, после чего устройство переключается в режим декодирования (схема 18 снимает сигнал запрета со схем 10, 12 и запрещает работу схемы 11). При этом в узел 7 через схему 10 начинает поступать информация из регистра 8. В узле 7 она поочередно сравнивается со всеми кодовыми комбинациями кодопреобразователя б. Результат сравнения с выхода узла 7 подается на схему 9, где число несовпадений сравнивается с порогом декодирования. Если в результате сравнения обнаруживается только одна комбинация, для которой число несовпадений меньше порога декодирования, то схема 9 формирует сигнал считывания, поступающий на схемы 1б, в результате чего декодируемая комбинация считывается со счетчика 5 в выходной накопитель 17. Если таких комбинаций более одной, то схема 9 формирует сигнал «сбой», указывающий на то, что принятая кодовая комбинация содержит неисправляемое сочетание стираний и ошибок.
Г!о окончании процесса декодирования весь цикл работы устройства декодирования повторяется.
Предмет изобретения
Устройство для декодирования корректирующих кодов, содержащее накопители кодовой комбинации и стираний, формирователь такта, схему установления порога декодирования, логические схемы «И», «НЕ», кодопреобразователь, счетчики, регистры сдвига, узлы сравнения и переключения, а также выходной накопитель, отличающееся тем, что, с целью расширения функциональных возможностей, дополнительно содержит узел вычисления порога декодирования, состоящий из счетчика числа несовпадений, тактовый вход которого через схемы «И» и «НЕ» и схему запрета связан с выходом узла сравнения кодовых комбинаций; триггеров памяти, входы которых в состоянии «0» соединены с выходами схем «И» узла перезаписи, а в состоянии «1» — с формирователем такта установки; дешифратора порога декодирования, входы которого подключены к выходам триггеров памяти, а выходы — ко входам схемы установления порога декодирования; схем
«И», одни входы которых связаны с выходами разрядов счетчиков несовпадений, а другие — с выходом формирователя такта сброса.


