Аналого-цифровой преобразовательbr^irr^f^^.ocitj и а ^ и»^ ^^- \^ f "^.' -^' s i.' . /i'i.';'^-:; •^;-"'-j ; ixj'4-'^,

О П И СА Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ

332567

Союэ Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 31.Ч111.1970 (№ 1472406/18-24) с присоединением заявки №

Приоритет

Опубликовано 14.111.1972. Бюллетень ¹ 10

Дата опубликования описания 15. IV.1972

М. 1 л. Н 03k 13/02

Комитет по делам иэобретеиий и открытий при Совете Мииистрое

СССР

УДК 681.325(088.8) Автор изобретения

В. Д. Махнанов

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналого-цифровым преобразователям и может быть использовано в области автоматики и вычислительной техники.

Известны аналого-цифровые преобразователи с промежуточным преобразованием аналоговой величины в частоту следования импульсов, основанные иа интегрировании аналоговой величины с последующим сравнением с пороговой и формированием импульсов обратной связи постоянной вольт-секундной площади, возвращающим интегратор в исходное состояние.

Недостатком известных устройств является малая точность и быстродействие.

Целью изобретения является повышение точности и быстродействия устройства.

Для достижения цели в устройство введены линия задер>кки, схема «ИЛИ», дополнительные вентили и триггер.

На чертеже изображена блок-схема предложенного преобразователя.

Устройство содержит интегратор 1, сравнивающее устройство 2, преобразователь кода в напряжение 8, старшие 4 разряды и младшие

5 разряды выходного регистра, триггер 6, вентили 7 — 12, распределитель И, генератор такговых импульсов 14, линию задержки 15, схему «ИЛИ» 16, триггер 17, одновибратор

l8, узел обратной связи 19.

Устройство работает следующим образом.

По команде «Запуск» с помощью триггера б открывается вентиль 7, через который на распределительное устройство 13 от генератора тактовых импульсов 14 начинают поступать импульсы. Распределитель формируе г последовательность тактов работы преобразователя. В первом такте в преобразователе 8 включена старшая компенсирующая аналого10 вая величина U, = — U...„. Проинтегриро/ 1

2 ватах ванная блоком 1 разность преобразуемого и компенсирующего напряжений поступает на сравнивающее устройство 2. Через время, 15 определяемое линией задержки 15, ио цепи: вентиль 10, линия задер>кки 15, схема «ИЛИ»

16 — очередной тактовый импульс (в данном случае первый) поступает на сравнивающее устройство 2, производят импульсный опрос

20 этого устройства. Если проинтегрированиая разность к этому моменту меньше пороговой величины У„,р, поданной на другой вход сравнивающего устройства 2, производится выключение триггера старшего разряда (че25 рез открытый триггером вентиль 11 и вентиль

8 старшего разряда регистра 4). Если проиитегрированная разность больше пороговой величины, первое компенсирующее напряжение остается включенным.

30 После импульсного опроса производится

332567 установка интегратора в исходное состояние с помощью одновибратора 18, время выдержки (длительность генерируемого одновибратором импульса) должно быть достаточным, чтобы переходные процессы в интеграторе установились до начала следующфего такта работы устройства, после чего вторым тактовым импульсом включается компенсирующее напряжение, соответствующее следующему разряду преобразователя 3. Через время т в результате импульсного опроса определяется второй разряд и т. д.

При включении последнего разряда регистра 4 (последнего из старших разрядов, количество которых выбирается в зависимости от величины допустимой, известной в априоре амплитуды помехи и может подбираться непосредственно перед измерением очередного входного сигнала) открывается вентиль 10.

Однако из-за задержки во времени установки распределителя в этом такте импульс через еще незакрытый вентиль 10 поступает на линию задержки и через время т производит опрос сравнивающего устройства 2. В зависимости от сигнала сравнивающего устройства производится выключение соответствующего этому разряду компенсирующего напряжения либо оно остается включенным. Этот же импульс опроса через открытый к этому времени вентиль 9 переключает триггер 17, выходным сигналом которого закрывает вентили 10 и 11 и открывает вентиль 12. Одновременно сигналом триггера 17 через схему

«ИЛИ» 1б сравнивающее устройство 2 переводится в режим непрерывной работы, после чего проинтегрированная блоком 1 разность между преобразуемым и суммой компенсирующих напряжений включенных разрядов преобразователя 8 сравнивается с пороговым напряжением, и в момент равенства сравнивающим устройством 2 вырабатывается импульс, который через открытый вентиль 12 запускает узел 19, формирующий импульсы эталонной вольт-секундной площади, и поступает на владшие разряды 5 выходного регистра. Распределитель 13 вместе с генератором тактовых импульсов 14, вентилем 7 и триггером 6 в этом случае служит как временной задатчик в известных преобразователях напряжения в частоту следования импульсов 1, а именно для задания интервала измерения

Т„3„, Через время ТДЗя, триггер б возвращается в исходное состояние, вентиль 7 закрывается, 5

10 процесс преобразования заканчивается.

В предлагаемом преобразователе за счет того, что преобразователем напряжения в частоту следования импульсов преобразуется только часть входного напряжения уменьшаются требования к точности, а также снижается верхний предел по выходной частоте, значительно упрощается сам интегратор и сравнивающее устройство с узлом обратной связи.

Предмет изобретен и я

Аналого-цифровой преобразователь, содер15 жащий интегратор, выход которого подключен ко входу сравнивающего устройства, узел обратной связи, преобразователь код †напряжение, выходной регистр, генератор тактовых импульсов, подключенный через вентиль к

20 распределителю, триггеры, вентили, одновибратор, отличающайся тем, что, с целью повышения точности в него введены линия за.держки, схема «ИЛИ», дополнительные вентили и триггер, причем выходы распредели25 теля через вентили подключены к входам триггеров старших разрядов выходного регистра, управляющих преобразователем коднапряжение, выход которого соединен с выходом узла обратной связи, выход последнего триггера старших разрядов выходного регистра через первый дополнительный вентиль подключен ко входу дополнительного триггера, второй выход последнего триггера старшего разряда выходного регистра подключен к первому входу второго дополнительного вентиля, второй вход которого соединен со входом распределителя, третий вход с одним выходом дополнительного триггера и управляющим входом вентиля, включенного между

40 выходом сравнивающего устройства и вентилями, управляющими триггерами старших разрядов выходного регистра, выход второго дополнительного вентиля через линию задержки соединен со входом запуска одновибрато45 ра, с другим входом первого дополнительного вентиля и с одним входом схемы «ИЛИ», другой вход которой подключен к другому выходу дополнительного триггера и к управляющему входу вентиля, включенного между

50 входом узла обратной связи и выходом сравнивающего устройства, выход схемы «ИЛИ.» соединен со входом опроса сравнивающего устройства.

332567

Составитель С. Белан

Корректор Т. Китаева

Редактор В. Левитов

Техред 3. Тараненко

Типография, пр. Сапунова, 2

Заказ 942/17 Изд. М 384 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5