Ячейка памяти на транзисторах со структурой металл- диэлектрик-полупроводник12

330490

ОП ИСАЙ И Е

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социзлистических

Республик

Зависимое от авт. свидетельства ¹вЂ”

Заявлено 01.XI 1.1970 (№ 1602067/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 24 11.1972. Бюллетень № 8

Комитет по делим изобретений и открытий при Совете Министров

СССР

М. Кл, 6 11с 11/40

Н 03k 21/00

УДК 621.374.32 (088.8) Дата опубликования описания 21.IV 1972

Авторы изобретения

И, В. Прангишвили, М. С. Сонин, Г. М. Попова, H. Ф. Черенкова, В. А. Лементуев, С. А. Еремин, И. Л. Талов и С. В. Фетисова

Заявитель

Ордена Ленина институт проблем управления (автоматики и телемеханики) ЯЧЕЙКА ПАМЯТИ НА ТРАНЗИСТОРАХ СО СТРУКТУРОЙ

МЕТАЛЛ-ДИЭЛЕКТРИК-ПОЛУПРОВОДНИК

Изобретение относится к области вычислительной техники и может быть использовано в запоминающих устройствах ЭВМ.

Известны ячейки памяти на транзисторах со структурой металл-диэлектрик-полупроводник, содержащие триггер с перекрестными связями, элементы записи, считывания, опроса и ускоряющие элементы, причем стоки транзисторов элементов записи и затворы транзисторов элементов считывания и опроса подключены к плечам триггера, а стоки транзисторов элементов считывания и опроса подключены к выходным клеммам устройства.

Однако ячейки имеют общие ключи как для записи, так и для считывания информации и вследствие этого при осуществлении записи лишь в часть разрядов данного слова, происходит изменение уровней логических

«О» и «1» и триггер может оказаться в неустойчивом состоянии.

С целью обеспечения маскирования отдельных разрядов слова при записи информации в другие разряды того же слова с сохранением уровней двоичных «1» и «О» в предлагаемом устройстве, каждый элемент записи выполнен в виде логического элемента «И», входы которого подсоединены к раздельным шинам «разрешение записи» и «запись».

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит триггер 1, выполненный на транзисторах 2 — 5 и элементы записи на транзисторах 6 — 9. Элементы считывания, опроса и ускоряющие элементы на чертеже не показаны.

Затворы транзисторов 6 и 7 используются

10 в качестве ключей разрешения записи информации в триггер 1, а транзисторы 8 и 9 используются в качестве ключей записи информации в этот триггер. Попарно транзисторы

6, 8 и 7, 9 образуют логические элементы

«И» для соответствующих плеч триггера 1.

Устройство работает следующим образом.

В исходном положении триггер 1 находится в одном из устойчивых состояний. Напря2О жение на затворах транзисторов 6 — 9 в этот момент соответствует уровню логического нуля.

Информация записывается только при одновременной подаче логической единицы на

25 шину «разрешение записи» и на шину «запись» соответствующего плеча триггера.

Если в исходном состоянии в точке А существует уровень «1», а в точке Б — уровень

ЗО «О», то запись «1» в плечо Б произойдет лишь

330490

Предмет изобретения

Составитель Н. Степанов

Техред 3. Тараненко

Корректор Е. Михеева

Редактор И: Квачадзе

Заказ 95/570 Изд. Ы 266 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент» при одновременной подаче «!» на затворы транзисторов 6, 8 и наоборот.

Нулевой сигнал на шинах записи (на затворах транзисторов 8, 9) соответствует маскированию данного разряда, поэтому независимо от потенциала на шине «разрешение записи» запись в данные разряды не происходит, триггер находится в исходном устойчивом состоянии.

Если же истоки транзисторов 8, 9 подключить к отрицательному полюсу источника напряжения, то заспись информации осуществляется высоким (единичным) уровнем.

Таким образом, имеется возможность маскирования части разрядов слова ассоциативного процессора при записи информации в другие разряды того же слова без изменения уровней логических «0» и «!», Ячейка памяти на транзисторах со структурой металл-диэлектрик-полупроводник, содержащая триггер с перекрестными связями и элементы записи, считывания, опроса и ускоряющие элементы, причем стоки транзисторов элементов записи и затворы транзисторов элементов считывания и опроса подключены к плечам триггера, а стоки транзисторов элементов считывания и опроса подключены к выходным клеммам устройства, отличающаяся тем, что, с целью обеспечения маскирования отдельных разрядов слова при записи информации в другие разряды того же слова с сохранением уровней двоичных «I» и «О», каждый элемент записи выполнен в виде логического элемента «И», входы которого подсоединены к раздельным шинам «разрешение записи» и «запись».