Устройство для автоматической проверк преобразователей угол- кодвсесоюзнаяi*^9:»it3as-j 1 - k->&r---;j4 -;.чг' ч- ' ] f^t jy;i;l;-i;.:^-iy"-:-.:ia??|

3284 9 6

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскии

Социалистическии

Республии

Зависимое от авт. свидетельства № 251959

Заявлено 04Х.1970 (№ 1435011/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 02.11.1972. Бюллетень М 6

Дата опубликования описания 27.III.1972

М. Кл. 6 OSc 19/28

Комитет по делаю изобретений и открытий при Соаете Мииистров

СССР

УДК 681.325(088.8) Автор изобретения

В. В. Кривенков

Заявитель

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПРОВЕРК

ПPЕОБРАЗОВАТЕЛЕЙ УГОЛ-КОД

Устройство относится к области автоматики и вычислительной техники и служит для автоматического контроля преобразователей уголкод.

В известном устройстве для автоматической проверки преобразователей угол-код по авт. св. № 251959 имеет место низкая надежность, так как появляются сбои распределителя импульсов.

В предлагаемом устройстве для повышения надежности устаповлен элемент «ИЛИ», выход которого подключен к дополнительным входам делителя частоты и распределителя, первый вход элемента «ИЛИ» соединен с выходом делителя частоты, а второй вход— с выходом первого разряда распределителя.

На чертеже представлена функциональная схема устройства.

Схема включает испытываемые преобразователи 1, 2, 8 (первый, второй, п-й), посаженные на вал двигателя 4. Генератор импульсов

5 связан с распределителем б и делителем частоты 7, имеющим установочный вход 8.

Выход делителя частоты и первый разряд распределителя подключены к элементу совпадения 9 и к элементу «ИЛИ» 10, который соединен со входами начальной установки распределителя и делителя частоты.

Выходы распределителя соединены с соответствующими, включенными параллельно (за исключением первых разрядов), входамн всех преобразователей. Первый разряд распределителя соединен с первым разрядом первого преобразователя и пороговой схемой

s «И» 11. На второй вход этои схемы подключен выход А первого преобразователя. К выходам преобразователей 1, 2, 8 подключены основные пороговые схемы 12, 18, 14 н 15, 16, 17 и резервные пороговые схемы 18, 19, 20 и

10 21, 22, 28. Кроме того, к дополнительным входам пороговых схем 12, 18, 14 и 18, 19, 20 подведена линия от схемы 11. Выходы основных пороговых схем соединены со входами основных логических схем 24, 25, 26, выходы

15 резервных пороговых схем — с резсрвпымн логическими схемамн 27, 28, 29.

Все логические схемы связаны с соответствующими схемами несовпадения 80, 81, 32.

Связь осуществляется попарно: схемы 24 и 29

20 соединены со схемой 30, схемы 27 и 25 — со схемой 81, схемы 28 и 26 — со схемой 82.

Схемы несовпадения соединены с единичными входами буферных триггеров 88, 84, 85.

Нулевые входы этик триггеров связаны с пер25 вым разрядом распределителя. Выходы схем

30, 81, 82 подключены соответственно к вентилям 86, 87, 88, управляющие входы которых подключены к счетчикам 89, 40, 41. Последние разряды счетчиков нагружены на тригге30 ры переполнения 42, 48, 44.

328496

На каждый из разрядов преобразователей

1, 2, 8 поступают последовательно опрашивающие импульсы от общего распределителя 6.

Число выходов распределителя равно К, где

К вЂ” разрядность преобразователей. Продвижение импульсов в распределителе осуществляется генератором 5. Г1ороговые схемы 12—

28 срабатывают каждый раз, когда выходное напряжение соответствующего преобразователя превышает единичный уровень. Сигналы, прошедшие через пороговые схемы, анализируются логическими схемами 24 29, назначение которых — преобразование V-кода в двоичный код. Выходные импульсы каждой соседней пары логических схем принимаются соответствующей схемой несовпадения (например, схема 80 связана со схемой 24 и 29).

Принято считать сбоем несовпадение выходных сигналов любой пары логических схем в данный момент времени. Все преобразователи работают синхронно, с одинаковой начальной установкой, поэтому сигнал на выходе схемы несовпадения указывает на наличие сбоя у одного из пары преобразователей.

Правильность работы схем несовпадения требует полной идентичности кодовых комбинаций на выходе логических схем, для чего неооходимо устранить неоднозначность считывания первого разряда любого из преобразователей по отношению к другим (неоднозначность остальных разрядов устраняется логической схемой). В противном случае кодовые комбинации преобразователей могут различаться на единицу младшего разряда.

С этой целью распределитель опрашивает первый разряд только одного (первого) из испытываемых преобразователей. При этом в качестве выходных сигналов, соответствующих первым разрядам остальных преобразователей, принимается выходной сигнал А выбранного преобразователя, который поступает на дополнительные входы пороговых схем, связанных с выходами А. Но так как код преобразователя считывается последовательно, необходимо, чтобы связь между выходом А первого преобразователя и входами указанных пороговых схем осуществлялась только на первом такте работы распределителя. Этим требованиям удовлетворяет включение в устройство схемы «И» 11. На управляющий вход этой схемы поступает тактовый импульс от первого разряда распределителя, на пороговый вход — выходные сигналы А первого преобразователя. Схема срабатывает лишь в том случае, если результат считывания первого разряда соответствует 1. Сигналы других разрядов срабатывания вызвать не могут. Выход схемы связан с упомянутыми пороговыми схемами А.

Таким образом, на работу устройства не влияет допустимая ошибка младшего разряда преобр азователей.

Известно, что при преобразовании V-кода в двойничный код сбой в одном из разрядов преобразователя может повлечь за собой

65 сбои и других разрядов. По этой причине за один цикл опроса преобразователя практически невозможно (без неоправданного усложнения схемы) различить независимые сбои (т. е. сбои, возникшие в различных разрядах преобразователя независимо друг от друга) и зависимые сбои (вызваниые сбоями в предыдущих разрядах). Поэтому любое количество сбоев каждой пары преобразователей, отмеченных за один цикл опроса, фиксируется как один сбой этой пары. Фиксация сбоев за один цикл опроса производится буферным триггером (например, триггером 88); фиксацию сбоев каждой пары преобразователей за длительное время осуществляют счетчики 89, 40, 41. О переполнении счетчиков сигнализируют триггеры 42, 48, 44.

Опрос буферных триггеров 88, 84, 85 производится один раз за цикл работы распределителя, при опросе первого разряда (т. е. по

1-му такту). Так как по 1-му такту работы распределителя на все пороговые схемы поступает сигнал (or схемы 11), то схемы несовпадения по 1-му такту не срабатывают.

Поэтому опрос буферных триггеров производится беспрепятственно.

Вентили 86, 87, 88, элемент совпадения 9 и делитель частоты 7 предназначены для устранения влияния сбоев распределителя б на информацию о сбоях преобразователей. Коэффициент пересчета делителя частоты равен К (число выходов распределителя) . В начале работы входом 8 делитель частоты устанавливается в (К вЂ” 1)-е состояние, в результате чего сигнал с выхода делителя частоты появляется иа первом такте любого цикла опроса.

Таким образом, при правильной работе и делителя частоты и распределителя в начале каждого цикла опроса (на первом импульсе) элемент совпадения пошлет сигнал к вентилям 86, 87, 88. Тем самым будет разрешен перенос информации из буферных триггеров в счетчики. Г!ри сбое распределителя (или делителя частоты) импульсы на элемент совпадения придут разновременно и в итоге на вентили разрешующий сигнал не поступит.

Очевидно, что одновременный (в одном и том же такте на одном и том же цикле опроса) сбой распределителя и делителя частоты маловероятен. Следовательно, ошибки, вызванные сбоями распределителя, не будут зафиксированы в счетчиках. Таким образом, достоверность информации, получаемой устройством о сбоях преобразователей, значительно возр астает.

В практических реализациях схемы элемент совпадения соединяется не с первым разрядом распределителя, а с разрядом, номер которого определяется количеством тактов, задерживаемых цепью «преобразователь— выход логической схемы».

Элемент «ИЛИ», срабатывающий при появлении на его входах сигналов с выхода делителя частоты или с выхода распределителя, производит подтверждающую установку на328496

Предмет изобретения

У т gy

Составитель Дементьев

Техред 3. Тараненко

Редактор А. Батыгин

Корректор Н. Коваленко

Заказ 664717 Изд. № 1 75 Тираж 448 Подпи нос

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров CCC1

Москва, УК-35, Раушская наб., д. 4,5

Типография, пр, Сапунова, 2 чальных состояний делителя частоты и распределителя, в результате чего возможные искажения чередования выходных импульсов устраняются в начале каждого цикла onроса.

Пороговые и логические схемы задублированы так, что сбои каждого преобразователя фиксируются в двух соседних счетчиках. Легко заметить, что такое построение схемы дает возможность «отсеивать» от общей суммы сбоев сбои самого устройства и, кроме того, определять номер отказавшего (сбившегося) преобразователя.

Устройство для автоматической проверки преобразоьатслей угол-код по авт. св.

5 № 251959, отличатощсеся тем, что, с целью повышения надежности проверки, в нем установлен элемент «ИЛИ», выход которого подключен к дополнительным входам делителя частоты и распределителя, первый вход эле10 мента «ИЛИ» соединен с выходом делителя частоты, а второй вход — с выходом первого разряда распределителя.