Устройство для сравнения нескольких чисел

328450

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹ 193160

Заявлено 06.11.1970 (№ (1402241/18-24) М. Кл. G 06f 7/00 с присоединением заявки №

Приоритет

Опубликовано 02.11.1972. Бюллетень № 6

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.322.056(088.81

Дата опубликования описания 31.III.1972

Автор изобретения

Ю. Д. Полисский

1

Научно-исследовательский и опытно-конструкторский институт, автоматизации черной металлургии

1=.."."

3 3 WI I3 H T C t I>

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ НЕСКОЛЬКИХ ЧИСЕЛ

Изобретение относится к области цифровой вычислительной техники и может быть использовано в системах контроля исправности и анализа долговечности сложных систем.

Известно устройство для сравнения нескольких чисел по авт. св. № 193160. Однако вэтом устройстве отсутствует возможность одновременного нахождения наибольшего и наименьшего из анализируемых чисел.

Предлагаемое устройство отличается от известных тем, что оно снабжено общим для всего устройства триггером, а для каждого регистра пятью схемами «Запрет», триггером и схемой «И», причем прямой выход каждого регистра подключен к разрешающему входу второй схемы Запрет» и входу триггера, устанавливающему его в состояние единицы, а инверсный выход каждого регистра подключен к разрешающему входу первой схемы

«3 апрет», к запрещающему входу которой подключен прямой выход триггера, инверсный выход которого соединен со вторым входом схемы «И», первый вход которой подключен и выходу общего для всего устройства триггера, соединенного с выходом двухвходовой схемы

«И», выходы схем И» каждого регистра подключены к запрещающим входам вторых схем

«Запрет», выходы которых соединены с запрещающими входами третьих схем «Запрет» и со входами первой в-входовой схемы «ИЛИ», к выходу которой подключен первый вход двухвходовой схемы «И» и разрешающие входы упомянутых третьих схем «Запрет» каждодого регистра, выходы первых схем «Запрет»

5 каждого регистра соединены с запрещающими входами четвертых схем «Запрет» и со входами второй и-входовой схемы «ИЛИ», к вы«оду которой подключен второй вход двухвходовой схемы «И» и разрешающие входы упо1о мяиутых четвертых схем «Запрет» каждого регистра, а выходы третьих и четвертых схем

«Запрет» соединены с цепями сброса регистра.

Это позволяет одновременно получить наибольшее и наименьшее из и сравниваемых чr115 сел, оно не требует двойного количества оборудования для этого, а время сравнения остается таким же, как и в известных устройствах при нахождении одного из экстремальных чисел.

20 На чертеже дана схема устройства.

В ней А, В, ..., Лт — кольцевые сдвигающие регистры; «ИЛИ»ь «ИЛИ» — n — входовые схемы «ИЛИ» общие для всего устройства;

«ИЛИ»,, «ИЛИ»в, ..., «ИЛИ» — двухвходо25 вые схемы «ИЛИ» каждого регистра; «И»вЂ” общая для всего устройства схема «И»; «И»А, «И»в, ..., «И» — схемы «И» каждого регистра; З л, Зтв, ..., Зтх, Зал, Зев, ..., 32м, Ззл, Ззв

Ззх, З.,л, З в, ..., З у, 35в,, Ззт — соответЗО ствеиио первые, вторые, третьи, четвертые и

328450

60 б5

3 пятые схемы «Запрет» каждого реп|стра; Т— общий для всего устройства триггер; Т,, Тт|, ..., Т.;- — управляющие триггеры, относящиеся соответствеш|о к регистрам А, В, ..., N.

Сущность сравнения заключается в следующем. Процесс сравнения рассматривается состоящим из двух этапов. На первом этапе производится последовательный поразрядный анализ всех чисел, начиная со старшего разряда, с целью определения первого же неравенства в рассматриваемом разряде. Анализ па этом этапе ведется по признаку равенства (совпадения) исследуемых разрядов. Первын этап заканчивается в момент неравенства исследуемых разрядов разделением массива всех чисел на две группы. Числа в одной группе имеют в данном разряде единицу, в другой— нуль. В первой группе находится наибольшее число, а во второй наименьшее.

На втором этапе одновременно в каждой из групп продолжается последовательный поразрядный анализ сравниваемых чисел. Те числа первой группы (в ней находится наибольшее число), у которых в очередном рассматриваемом разряде, начиная со следующего после того, в котором обнаружено неравенство, оказывается нуль, исключаются путем стирания из последуютцего рассмотрения. Аналогично исключаются из рассмотрения и числа второй группы, у которых в рассматриваемом разряде оказалась единица. В результате после исследования всех разрядов получим наибольшее и наименьшее числа.

Устройство работает следующим образом.

Прп подаче импульса сдвига на клемму а числа в рсгистрах сдвига А, В, ..., N сдвигаются на одну позицию в сторону старших разрядов.

При этом прямой и инверсный сигналы с выхода триггера старшего разряда каждого регистра поступают на разрешающие входы соответственно схем 3,3, 3», ..., 3z>. и 3|,ь

3333, ..., 33|-. В то >ко время при подаче импульса сдвига триггеры Т>, 1 33, ..., T> устанавлиВаются в нулевое состояние, при котором на левом выходе каждого триггера сигнал отсутствует, и поэтому нет сигналов на запрещающих входах схем 33,3, 33, ..., 33|т. Также нет сигналов на запрещающих входах схем 3 .«, 3», ", 3 3 -, поскольку триггер Т находится в нулевом состоянии и с его выхода на схемы

«И»,3, «И»|3, ..., «И»; -, а, следовательно, на запрещающие входы схем 32>, 3», ..., 3 > сигнал не поступает.

Поэтому прямой и инверсный сигналы с выхода триггера старшего разряда каждого регистра поступает на входы схем «ИЛИ»| и

<.ИЛИ»г. Сигнал на выходе схемы «И», устанавливающий триггер Т в состояние единицы, возникает в том случае, если в сравниваемом разряде обнаруживается неравенство. В дальнейшем это состояние триггера Т сохраняется до окончания процесса сравнения, и на перВый входах всех схем «И»,3, «H»I3, ..., «И» будут сигналы.

Единичныс сигналь! с ВыходОВ I pill ГEpOI3 с|аршсго разряда 13ег|тс313ОВ, у которых в этом разряде записана сд|шица, устанавливают соответствующие им триггеры из Т,3, Ta, ..., Т;; в состояние единицы, а сигнал с выхода триггера 1, поступая на запрещающие входы схем

353, 3;в, ..., 35х-, препятствует прохождени|о сигнала сдвига для установки этих триггеров, в нулевое состояние, благодаря чему эти триггеры до окончания процесса сравнения будут находиться в состоянии единицы. Вследствие этого на запрещающих входах схем Зтл, 33|в ..., 3|;;, а также на вторых входах схем «И»2,3, «И»», ..., «И»2 и, следовательно, на запрещающих входах схем 33,|, 33В, ..., 33; появятся сигналы, в результате чего на схему «ИЛИ»т теперь будут проходить сигналы только от регистров, в которых записаны числа первой группы, а на схему «ИЛИ» — сигналы от регистров с числами второй группы, и в дальнейшем схемы «ИЛИ»| и «ИЛИ»2 будут уже выполнять новые функции индикаторов соответственно на нуль содержихтого данного разряда всех чисел первой группы и на единицу — второй группы.

Первый этап сравнения на этом окончен.

Массив всех чисел разделен на две группы. В первой содержится наибольшее число, во второй — наименьшее. В схеме устройства произошли соответствующие переключения элементов, в результате чего схема подготовлена для последующего сравнения.

Работа устройства на втором этапе сравнения происходит следующим образом.

После окончания первого этапа очередным импульсом сдвига числа в регистрах А, В, ..., Л сдвига|отся ца одну позицию. При этом в каждой из групп чисел возможны такие варианты:

1. В рассматриваемом разряде всех чисел данной группы записаны нули.

2. В рассматриваемом разряде всех чисел даш|ой группы записаны единицы.

3. В paccматрпвае»a3I разряде в одних числах данной I p) IIIII.I записаны пул|т, в друг||х— единицы.

Пусть, например, для чисел первой группы имеет место вариант 1. При этом на прямых выходах триггеров старшего разряда регистров чисел первой группы нет сигналов. Следовательно, нет сигналов на входе, а значит, и на выходе «ИЛИ»| и на разрешающих входах соответствующих схем из Зз>, Ззв, ..., Згх.

Поэтому сигнал сброса на эти регистры не поступит и числа первой группы будут сохранены.

Если для чисел первой группы имеет место вариант 2, то сигналы на входах «ИЛИ»| появятся, и появится сигнал на выходе «ИЛИ»| и разрешающем входе соответствующих схем из Çзм, Ззв, .", 33ж. Однако на запрещающем входе этих схем также будет сигнал (вариант 2 предусматривает наличие единиц I3 данном разряде), и поэтому сигнал сброса па

328450 эти регис)ры и в этом случае также не поступит.

В варианте 3 для чисел первой группы на разрешающем входе соответствующих схем из

3;,.«, 31!), ..., 3:О- сигнал так же, как и в предыдущем случае будет, однако на запрещающих входах некоторых из этих схем, относящихся к регистрам чисел первой группы, у которых в данном разряде записан нуль, сигнала не будет. Следовательно, на этн регистры поступит сигнал сброса и сотрет их содержимое. В результате по окончании процесса сравнения в одном (или нескольких) регистрах первой группы останется наибольшее число.

Работа схемы в тех >ке трех случаях для чисел второй группы происходит аналогично описанной. Поскольку разрешающие входы схем 32.<, Згд, ..., 3 ; подключены к инверсным выходам триггеров старшего разряда регистров чисел второй группы, в случае несовпадения чисел в рассматриваемом разряде, стираться будут те, у которых в этом разряде записана единица. В результате по окончании процесса сравнения в одном (илп нескольких) регистрах чисел второй группы останется наименьшее число.

Предмет изобретения

Устро1!Ство для сравнения неcêoëüêèê чисел нo авг. св. ЬЪ 193!60, Отлтиюröååñtr тем, что, с це 1bto ))асш прения ф t нк IIIoHI3,1ьных возмож-!!(>c! !!. Оlto i Одс J!ж111 на аж тый рcг! Iстр пять схем 3 1:!,)ст I, у1!!)1Iвзя10щнн I J)111 гер и схе)!у

«И», а также триггер, схему «И» и две схемы

5 «ИЛИ», общие для всего устройства, причем !

1pH Iblc 11 и11версные выходы каждого pel истра соединены с ра.решающими входамн nepBbIx и вторы.; схем запрета соответственно, выходы которых соединены с запрсщающ11мп

10 гходамн трсты)х н етвертых схем запрета и со входами первой li второй и-разрядных схем

«ИЛИ», общих для всего устройства, выходы которых coezllI!cllb! с разрешающими входам:

1рстьнх н четвертых схем запрета 13сех реги15 стров соответственно и через схему «И», общую для всего устройства, соединены с установочным входом триггера, общего для всего устройства, запрещающие входы первых схем запрета соединены с выходамн схем «И», пер20 вые входы которых соединены с инверсными выходамн управляющих триггеров, прямые вы«оды которы., соединены с запрещаю!цимн входами вторых схем запрета, а установочные входы соединены с выходами пятых схем за25 прета, запрещающие входы которых соединены со вторыми входами схем «И» н с выходом триггера, общего для всего устройства, выходы третьих н четвертых схем запрета сосд)!пены с цсп я ми !. 0 ) Оса соотlгетстl)уlощ11х )) с30 гнстров.

328450

CocT3BIiTc ., Ч. Лршавскпй

Текред 3. Тараненко

Корректор О. Волкова

Редактор Е, Гончар

Типография, ир. Сппупюип, 2

Заказ 655, 11 Изд. М 267 Тираж 448 Подписное

ЦНИИПИ Коз итетя по деда:i изобретений и открьпий лри Совете Министров СССР

Москва, Ж-З5, Раушская паб., д. 4!5