Аналого-дискретный коррелятор

29O29l

Союз Советских

Социалистических

Республик

Зависи»oe от авт. свидетельства ¹

МПК G 06g 7/52

Заявлено 08Х11.1969 (№ 1345330!18-24) с присоединением заявки ¹

Приоритет

Номитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 22.Х11.1970. Бюллетень ¹ 2 за 1971

Дата опубликования описания 15.II.1971

УДК 633.9.083 92(088 8) Авторы изобретения е

В. А. Тихонов, Ю П. Юрченко и В Т. Тертышнвнй Р II

i Э»

Киевский политехнический институт имени 50-летия Щти1тОи,; -.1 ь 3 ...х

Октябрьской социалистической революции

Заявитель

АНАЛОГО-ДИСКРЕТНЫЙ КОРРЕЛЯТОР

Изобретение относится к области вычислительной техники и предназначено для определения корреляционной функции стационарных случайных процессов.

Известный аналого-дискретный коррелятор, содержащий аналоговое запоминающее устройство, множительное устройство и интегратор, не позBоляет получить задàk\ную статистическую погрешность при минимальном интервале наблюдения.

Предложенное устройство отличается тем, что между множительным устройством и многоканальным аналого-дискретным интегратором подключен блок коэффициентов; между блоком задания допустимои ошибки и накопительной ячейкой включен элемент сравнения, вход накопительной ячейки ñoединен с выходом блока коэффициентов, сиг.нальные входы первого коммутатора подключены к выходам упомянутого интегратора и аналогового запоминающего устройства, Bblход первого коммутатора соединен с первым входом множительного устройства: сигнальные входы второго коммутатора соединены с выходами упомянутого интегратора и аналогового запоминающего элемента, а выход второго коммутатора подключен ко второму входу множительного устройства.

Такое выполнение позволяет повысирь точность аналого-дискретных корреляторов.

На чертеже изображена блок-схема описываемого .коррелятора.

Аналоговое запоминающее устройство (блок 1) и аналоговый запоминающий элемент (блок 2) через коммутаторы 3 и 4 подключены ко входам множительного устройства 5. Выход множительного устройства через блок коэффициентов 6, представляющий собой секционпрованный делитель с отводами и коммутатором, соединен со входом многоканального аналого-дискретного интегратора 7. Между выходом и входом интегратора 7 включен блок перезаписи 8, позволяющий изменять масштаб величин. хранимых в интеграторе 7. Блок:перезаписи построен аналогично элементу 2 с той разницей, что обеспечивает регулируемый коэффициент передачи. Вы од блока 9 задания допустимой ошибки соединен с первым входом элемента сравнения 10, второй вход элемента сравнения подключен к выходу накопительной ячейки 11. Вход накопительной ячейки 11 соединен с выходом блока коэффициентов б. Сигнальные входы первого коммутатора 8 подключены к выходам интегратора 7 и аналогового запоминающего устройства 1.

Выход коммутатора 8 соединен с первым входом множительного устройства 5, сигнальные входы коммутатора 4 соединены с выхо30 дами интегратора " и аналогового запоми290291

Ео

3 нающего элемента 2. Вь:ход коммутатора 4 подключен ко второму входу множительного устройства 5. Выход блока управления 12 соединен со входами блоков 2, д, 4, б, 7, 10 и 11.

В работе коррелятора предусмотрены два режима: режим вычисления оценки корреляционной функции и режим вычисления дисперсии оценки и сравнения ее с заданной допустимой статистической погрешностью. Переход от перьвого режима ко;второму и обратно осуществляется автоматически.

Работа коррелятора начинается с первого режима. Посредством коммутаторов 8 и 4 выходы блоков 1 и 2 подключаются ко входам множительного устройства 5. Блок коэффициентов б обеспечивает коэффициент передачи, где N — количество циклов, после

/

1V" выполнения которых всякий раз производятся вычисления дисперсии оценки и сравнение ее с заданной статистической погрешностью.

Каждый i-й цикл вычисления начинается записью очередной ординаты Х ® процесса

X(t) в блоки 1 и 2 (t, — момент начала i-ro цикла) и их перемножением с прибавлением полученного произведения, поделенного в блоке коэффициентов на Л", к ра нее накопŠ— ленной сумме g Õ ®, храпящейся в перФ вой ячейке интегратора 7. В блоке I, кроме вновь записанной ордпнаты X(t,), хранятся также т — 1 ординаты процесса X(t), записанные в т — 1 предыдущих циклах и соответспвующие сдвигу друг огпосительно друга на время Лт, так как шаг дискретизации процесса Л1=Лт. Эти m — 1 ординаты также умножаются íà X(t,), и полученные парные произведения, поделен ные .в блоке коэффициентов на Л", прибавляются к соответствующим суммам, парных произведений, хранящимся в ячейках интегратора 7. После вы-! полнения всех этих операций ордипата Х(/,) в блоке 2 и самая «старая» ордппата A (li— — (т — 1)Лт) в блоке 1 стираются, чем и заканчивается i-й цикл. (i + 1) -й цикл начинается записью Х(4 р ) в блоки 1 и 2, после чего повторяются все операции предыдущего цикла.

Проделав N циклов вычисления оценки, коррелятор автоматически переводится во второй режим. При этом коммутаторы 3 и 4 отключают входы устройства 5 от выходов блоков 1 и 2 и подключают к выходу интегратора 7. Вычисление дисперсии оценки производится в соответствии с формулой для вычисления дисперсии оценки корреляционной функции стационарного случайного процесса с нормальным распределением:

ы —

0(К,,(-)I = — (К (o)+2 > К.; (, Л-))

Ф р.=-1

М

Значение К;<о! из первой ячейки интегратора 7 поступает на устройство 5.

4 (К,<01 ) в блоке коэффициентов б делится на N и через первый входной конденсатор накопительной ячейки с коэффициентом 2 запоминается в накопительном конденсаторе в цепи обратной связи ячейки. Остальные значения оценки тактике возводятся в квадрат, делятся на У в блоке коэффициентов б, но затем подаются на второй входной конденсатор и добавляются к содержимому накопи Iåëüíîãо конденсатора с коэффициентом 4.

Вычисленная таким образом дисперсия оценки с помощь!о элемента сравнения сравнивается с заданной допустимой ошибкой. Если при этом дисперсия не превышает допустимой ошибки, то элемент сравнения выдает сигнал останова в блок управления.

Если же она превышает допустю!у!о ошибку, то содержимое ячеек интегратора 7 перезаписывается в эти же ячейки с коэффициентом 1/2 Одновременно с этой операцией в блоке коэффициентов б посредством переключения его выхода на другой отвод секционированного делителя устанавливается коэффициент деления 2 Л!, а также разряжается накапливающий конденсатор накопительной ячейки 11, после чего коммутаторы 3 и 4 подключают входы устройства 5 к выходам блоков 1 и 2 и коррелятор начинает новую серию вычислений из N циклов.

Во время работы коррелятора по второму режиму, который занимает время трех циклов, блоки 1 и 2 работают как и в первом режиме, т, е. в соответствуюшие моменты времени, отстоящие на Лт, в нпх стираются старые значения отсчета случайного процесса и записывается новое. Поэтому временная задержка между ними остается все время равной! Лт.

После выполнения второй серии вычисле. пя оценк:! коррелятор снова автоматически переводится во второй режим и,производятся вычисление дисперсии оценки и сравнение ее с заданной допустимой ошибкой. В случае выполнения неравенства D(К, (т) ) (g вычисления прекращаются, а в случае невыполнения происходят перезапись содержимого ячеек интегратора 7 с коэффициентом 2/3, установление в блоке коэффициентов б коэффициента деления 3 Л и разряд конденсатора накопительной ячейки, после чего коррелятор перейдет к третьей стадии вычисления оцепки.

Работа коррелятора продолжается таким образом до тех пор, пока дисперсия оценки не станет меньше допустимой ошибки. При этом, в случае невыполнения этого условия после К-ой серии вычисления оценки перезапись содержимого ячеек интегратора 7

К происходит с коэффициентом, и в блоК+1

«е коэффициентов б устанавливается коэфК фиц!!спт делен!пя (К+1)Ф

290291

Предмет изобретения

Составитель Полиевскнй

Редактор Б. С. г1анкина Техред Т. П. Курилко Корректор T. А. Джаманкулона

Заказ 177/4 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова. 2

Аналого-дискретный коррелятор, содержащий аналоговое запоминающее устройство, аналоговый запоминающий элемент, множ11тельное устройство, многоканальный аналого-,дискретный интегратор, блоки управления, перезаписи и задания допустимой ошибки, два коммутатора и накопительную ячейку, отличаюи ийся тем, что, с целью обеспечения заданной статистической погрешности при минимальном времени измерения, между множительным устройством и интегратором подключен блок коэффициентов, между бло.ком задания допустимой ошибки и накопительной ячейкой включен элемент сравнс1шя, вход накопительной ячейки соединен с выходом блока коэффициентов, си-нальные входы

5 первого коммх татОра подкл1очены и Выходам интегратора и аналогового запоминающе1о устройства, выход первого «ом мутатора соединен с первых входом множ1ггельного устройства, сигнальные входы второго коммутащ тора соединены с вы.;одамп интегратора и аналогового за поминающего элемента, выход второго коммутатора подключен ко второму входу множительного устройства.