Патент ссср 271112

271 И2

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Во1оз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 29.VI.1968 (№ 1254402 18-24) с присоединением заявки №

Kë. 42m>, 7 02

Приоритет

IIII б OGf

Комитет по делам изобретений и открытий. при Совете Министров

СССР

Оп1 блцковапо 12Х.1970. Б1сллетень ¹ 17

УДК 681.325.66(088.8) Дата опусликования описания 19Л ЕЕЕ.1970

Авторы изобретен,ия

А, И. Прошин и В. H. Морозов

Заявитель

Ь IIË O7 1:А

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВУХ и-РАЗРЯДНЫХ

ДВОИЧНЫХ ЧИСЕЛ

Предложенное устройство относится к ооласти вычислительной техники.

Известны устройства для сравнения п-разрядных двоичных чисел, содержащие регистры чисел и логические схемы.

Предложенное устройство отличается тем, что в нем выходы поразрядных схем «НŠ— И» подключены к выходной схеме «ИЛИ», выход которой соединен с триггеро;I, первый выход указанного триггера через выходную схему

«HE — И» подключен к выходу схемы «ИЛИ» младшего разряда.

Это позволяет упростить устройство.

На чертеже приведена блок-схема описываемого устройства.

Устройство для сравнения двух п-разрядны; двоичных чисел содержит регистр 1 первого числа, в который записывается чцс,по Л, регистр 2 второго числа, в который записываетс» число Б, логические схемы «И» 8, «ИЛИ»

4, «НЕ» 5, «НŠ— И» 6, потенциальный несимметричный триггер 7 и выходную схему

: Е-ЕŠ— И» 8.

Устройство работает следу1ощим образом.

Сравнение кодов двух чисел, записанных в регистры 1 и 2, производится поразрядно, начиная со старших разрядов, в которых между одноименными выходами триггеров регистров

1 и 2 включены схемы «И» 8 на два входа, во всех же остальных младших разрядах использу отся схемы «И» 8 на три входа. Выходы схем «И» 8 каждого разряда указанных регистров 1 и 2 подаются на схему «ИЛЕЛ» 4, сигнал с выхода которой, в случае равенства ко5 дов в разряде, подаегся как на две схемы совпадения следующего младшего разряда, так и на схему «НŠ— И» 6, на вход которой, кроме того, подается сигнал со значащего плеча триггера старшего разряда. На выходе схемы

10 «НŠ— И» 6 сигнал будет выдан только в том случае, если Б) Л.

Выходы схем «НŠ— И» 6 каждого разряда подаются на в .од общей схемы «ИЛИ» 4, число входов которой равно числу сравнпва15 емых разрядов.

В случае равенства кодов двух чисел на выходе схемы «ИЛИ»4младшего разряда выдается сигнал единицы в виде высокого потенциала, что свидетельствует о равенстве всех

20 разрядов сравниваемых чисел, т. е. Л=Б.

Для пс.мучения на выходе устройства сигналов, свидетельствующих о том, какое из сравниваемых чисел больше, оно содержит потенццальньш триггер 7.

Если число, записанное в регистр 2, больше числа. запис:-нного в регистр 1, то на выходе общей для всех разрядов схемы «ИЛИ» 4 буQeT выда 1 cill 113 и 23IIIIIIIIbl, который .перебрасывает триггер 7 в противоположное состояЗ0 I-;IIe, " соответствующего выхода которого снц271l12

1 1 бро< л>ь 4<

Ырос

Составитель E. В. Максимов

Редактор Е. В. Семанова Текред Л. В. Куклина Корректор С. A. Кузовенкова

Заказ 2274/7 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изооретепий и открытии при Совете Министров СССР

Москва, Ж-35, Раушская нао., д. 4 о

Типографии, ïð. Сапунова, 2 мается высокий потенциал, указывающий на то, что число, записанное в регистр 2, больше числа, записанного в регистр 1, т. е. Б)А.

Если Б(А, то высокий потенциал будет,выдан с другого плеча триггера через схему «И»

3. Высокий потенциал на указанный выход устройства сравнения не поступает, когда

А=Б, так как на одном из входов схемы совпадения «И» 3 будет отсутствовать разрешающий потенциал.

Предмет изобретения

Устройство для сравнения двух и-разрядных двоичных чисел, содержащее регистры сравниваемых чисел, выходы старших разрядов которых через поразрядные схемы «И», «ИЛИ» подключены к схемам «И» младших разрядов сравниваемых чисел, поразрядные схемы

s «НŠ— И», входы которых подключены к схемам «И», «ИЛИ» соответствующего разряда, выходную схему «НŠ— И» и триггер, отличаюи1еесл тем, что, с целью упрощения устройства, в нем выходы поразрядных схем «НŠ— И >

l0 подключены к выходной схеме «ИЛИ», выход которой соединен с триггером, первый выход указанного триггера через выходную схему

«НŠ— И» подключен к выходу схемы «ИЛИ» младшего разряда.