Устройство для сравнения следующих друг за другом чисел

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

257868

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

К ч 42птз 7/00

Заявлено 12.VI I1.1968 (№ 1264442/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 20.XI.1969. Бюллетень № 36

Дата опубликования описания 6.Х.1970

Комитет по делам изобретений и открытий при Совете Мииистров

СССР зЧПК Сй 061

УДК 681.325.66(088.8) Авторы изобретения

Ю. Д. Полисский и В. Ф. Слесаренк

Научно-исследовательский и опытно-конструкторс ий институт автоматизации черной металлургии

Заявитель

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ СЛЕДУЮЩИХ ДРУГ ЗА ДРУГОМ ЧИСЕЛ

Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в системах контроля и обра|ботки информации.

Известны устройства сравнения, содержащие два счетчика и логические схемы, с помощью которых определяется численное значение разности чисел или наибольшее из чисел в числовой последовательности, но без сохранения величины этого числа.

Предложенное устройство отличается тем, что вход регистра с суммирующим счетным входом соединен со входом устройства через схему «И», второй вход которой связан через схему «НЕ» с выходом схемы «ИЛИ», а вход реги"тра с вычитающим счетным входом соединен со входом устройст|ва через схему «И», второй вход которой связан с выходом схемы

«ИЛИ», входы которой в свою очередь связаны с выходами разрядов регистра с вычитающим входом, а входы этих разрядов соединены с выходами соответствующих разрядов регистра с суммирующим входом через схемы

«И», вторые входы которых через линию задержки соединены со входом сигнала сброса регистра с вычитающим входом.

Это позволяет упростить устройство и получить в результате сравнения в одном и том же регистре наибольшего из сравниваемых чисел.

Схема устройства изображена на чертеже.

Устройство содержит регистр 1 с суммирующим счетньсм входом, регистр 2 с вычитающим счетным входом, логические схемы

5 «И» 8, схему «НЕ» 4, схему «ИЛИ» 5, линию б задержки, вход 7 чисел и вход 8 сигнала

«сброс».

Устройство работает следующим образом.

В исходном состоянии регистры 1 и 2

10 «свободны». Первое число, поступающее на вход 7, через схему 8 запишется в регистр 1 и после подачи па вход 8 импульса «сброс» перепишется в регистр 2.

Импульсы, соответствующие следующему

15 числу, поступают через схему 8 на вычитающий вход регистра 2 и уменьшают его содержимое.

Если это число окажется больше записанного в регистрах, то в момент, когда в разря20 дах регистра 2 появятся нули, прекратится поступление импульсов очередного числа на вход регистра 2 11 остальные импульсы числа, соответствующие разности сравниваемых чисел, поступают на суммирующий вход регист25 ра 1, увеличивая его содержимое. Если второе число меньше первого илн равно ему, то содержимое регистра 1 не изменится, Поступающий после очередного числа сигнал «сброс» стирает содержимое регистра 2,и перезаписы30 вает в этот регистр число, записанное в реги257868

Предмет изобретения

Составитель А. В. Вейц

Редактор Т. В. Данилова Техред 3. Н. Тараненко Корректор Г. С. Мухина

Заказ 236/1785 Тираж 480 Подписное

ЦИИИПИ Комитета по делам изобретений и открьпий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред, «Патент» стре 1, которое является результатом сравнения.

При поступлении,на вход устройства следующего сравниваемого числа операция сравнения производится аналогично описанному и результат сравнения всегда оказывается записанным в регистре 1.

Устройство для сравнения следующих друг ва другом чисел, заданных последовательностями импульсов, содержащее два счетных регистра с суммирующим и вычитающим счетными входами соответственно, линию задержки и логические схемы «И», «ИЛИ» и

«НЕ», отличающееся тем, что, с целью упрощения устройства и получения в одном и том же регистре наибольшего из сравниваемых чисел, вход регистра с суммирующим входом соединен со входом устройства через схему

5 «И», второй вход которой связан через схему

«НЕ» с выходом схемы «ИЛИ», а вход регистра с вычитающим входом соединен со входом устройства через схему «И», второй вход которой связан с выходом схемы «ИЛИ», вхо-! О ды которой в свою очередь связаны с выходами разрядов регистра с вычитающим входом, а входы этих разрядов соединены с выходами соответствующих разрядов регистра с суммирующим входом через схемы «И», вто15 рые входы которых через линию задержки соединены со входом сигнала сброса регистра с вычитающим входом.