Техническая "w библиотекаг. в. москаленко

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

253457

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Кл. 42m, 3/00

Заявлено 13.1Х.1967 (№ 1184809/18-24) с присоединением заявки №

Приоритет

Опубликовано 30.1Х.1969. Бюллетень № 30

Дата опубликования описания 26.11.1970

МПК С 06)

УДК 681.325(088.8) Комитет ло делам изобретений и открытий ори Goaere Министров

СССР

ВС СмЬЗМЮ ц х1тентОО. технпщ дд 10

БИБЛИОТЕКй

Автор изобретения

Г. В. Москаленко

Заявитель

АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ

Предлагаемое устройство предназначено для преобразования быстро изменяющихся аналоговых сигналов в цифровой код в аналого-цифровых вычислительных устройствах, системах в измерительной технике и т. д.

Известны схемы аналого-цифровых преобразователей, построенные на основе использования способов поразрядного или следящего уравновешивания. Также известны преобразователи с изменяющейся структурой, которые позволяют в зависимости от характера измеряемого сигнала использовать в процессе уравновешивания лучшие динамические характеристики способов: поразрядного (малое время преобразования) и следящего (высокая предельная скорость изменения входного сигнала) кодирования. Однако в известных преобразователях с комбинированной структурой не происходит улучшения динамических характеристик отдельных способов, а положительный эффект достигается или за счет некоторого снижения предельной скорости изменения входного сигнала по сравнению со схемой следящего преобразования или за счет некоторого увеличения времени преобразования по сравнению со схемой поразрядного уравновешивания.

В предлагаемом устройстве производится поразрядное уравновешивание, но предельная скорость изменения сигнала увеличивается до значений, допустимых только при способе следящего кодирования, а время преобразования даже может быть уменьшено по сравнению с обычно применяемой схемой поразрядного уравновешивания.

Работа предлагаемого устройства более надежна, так как в процессе уравновешивания имеется возможность исправления ошибок, возникающих из-за случайных помех. В

10 отличие от обычного преобразования с поразрядным кодированием изменение компенсирующей величины в нем производится только в случае, если абсолютное значение разности преобразуемого и уравновешивающего сигна15 лов превышает половину весового значения данного разряда.

Схема преобразователя, приведенная на чертеже, включает следующие элементы:

1 — схема сравнения; 2 — блок регулирова20 ния коэффициента передачи схемы сравнения; 8 — инвертор; 4 — схема выделения модуля; 5 — цифр о-аналоговый преобразователь;

6 — реверсивный счетчик; 7 — триггеры; 8— схемы собирания сигналов; 9 — схемы совпа25 дения сигналов; 10 — схема управления, Основу схемы составляет обычный преобразователь с поразрядным уравновешиванием, состоящий из элементов 1, 5, 7, 9, 10. Триггеры 7 его запоминающего регистра соедине30 ны между собой по схеме реверсивного счет253457 чика. На счетные входы триггеров через собирающие схемы 8 могут поступать сигналы переноса из предыдущих разрядов нли сигналы из схемы управления 10. Последние поступают через имеющие три входа схемы совпадения 9. Инвертор 8 необходим для формирования сигналов сложения и вычитания, поступающих на соответствующие шины счетчика б. Схема 4 формирует выходной сигнал, пропорциональный абсолютному значению напряжения рассогласования, появляющемуся на выходе схемы сравнения 1. Блок 2 необходим для регулирования изменяющегося в каждом такте преооразования коэффициента передачи К схемы сравнения 1 по закону

К„„I2n s, где t — порядковый номер разряда, с которым устройство оперирует в данном такте уравновешивания, Процесс кодирования начинается с операции сравнения входной величины с эталонным значением первого значащего разряда, которым является второй, так как первый— знаковый. Для этого сигналом со второго выхода схемы 10, поступающим на схему 2, устанавливается минимальное значение коэффициента передачи схемы сравнения. Если результат сравнения превышает половинное значение эталона первого разряда по абсолютной величине, то на выходе схемы 4 выделения модуля появляется разрешающий сигнал, который поступает на один из выходов схем совпадения 9. Импульс опроса, генерируемый в конце каждого такта и поступающий на все схемы 9, проходит через одну из них (открытую сигналом с выхода 2 схемы управления) на вход второго триггера счетчика б и производит прибавление или вычитание единицы в зависимости от сигналов на шинах «+» и « — » к числу, содержащемуся в первых двух разрядах счетчика. Дальнейшие такты кодирования выполняются аналогично при нарастающей разрядности реверсивного счетчика и увеличивающемся по двоичному закону коэффициенте передачи схемы сравнения.

Такой порядок изменения состояния триггеров запоминающего регистра позволяет легко устранять динамические погрешности из-за изменения входного сигнала в процессе кодирования и из-за инерционности элементов схемы, а также погрешности вследствие случайных помех, возникающих в процессе преобразования.

Возможность последующей компенсации динамических погрешностей позволяет значительно сократить время преобразования путем уменьшения времени одногс1 сравнения до такой величины, когда погрешность из-за инерционности элементов схемы достигает нескольких единиц младшего разряда. Исправ10 ление этой погрешности производится в течение последних нескольких тактов преобразования, выполняемых при нормальном (несокращенном) времени такта. Следует также отметить, что в данном устройстве требуется меньшее на единицу число тактов кодирования, .чем в обычном поразрядном преобразователе.

Таким образом, время преобразования в предлагаемой схеме может быть уменьшено по сравнению со схемой поразрядного урав20 новешивания как за счет сокращения времени первых тактов кодирования, так и за счет уменьшения количества этих тактов на единиЦу

Допустимая скорость изменения входного

25 сигнала ввиду возможности исправления динамических ошибок в процессе преобразования такая же, как и при следящем кодировании. Требования к точности выполнения операции изменения коэффициента передачи схе30

50 мы сравнения невысоки ввиду того, что возникающая погрешность устраняется в процессе преобразования наряду с динамической и случайной погрешностями.

Предмет изобретения

Аналого-цифровой преобразователь, содержащий цифро-аналоговый преобразователь, схему сравнения, реверсивный счетчик, логические схемы и схему управления, отличаюи ийся тем, что, с целью уменьшения динамических погрешностей и сокращения времени преобразования, он содержит блок регулирования коэффициента передачи схемы сравнения и схему выделения модуля, причем выходы схемы управления, кроме первого, соединены со входами блока регулирования коэффициента передачи схемы сравнения, прямой и инвертированный выходы которой через схему выделения модуля подключены к управляющим входам схем совпадения.

Редактор Б. Нанкина

Составитель В. Д. Махнанов

Техред А. А. Камышникова Корректор А. С. Колабин

Заказ 287/16 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2