Поразрядным уравновешиванием

:>Г тьо-т хнич ок

О Il И ."Ж"Н И Е

ИЗОБРЕТЕНИЯ

241530

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 26.I.1968 (№ 1212946/18-10) с присоединением заявки №

Приоритет

Опубликовано 18.IV.1969. Бюллетень № 14

Дата опубликования описания 19.IX.1969

Кл. 21е, 29/02

МПК б 01г

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.317.733..011(088.8) Авторы изобретения

М. А. Гаврилюк, В. Л. Котляров и Е. П. Соголовский

Львовский ордена Ленина политехнический институт

Заявитель

ЦИФРОВОЙ МОСТ С ПОРАЗРЯДНЫМ

УРАВНОВЕШИВАНИЕМ

Известны цифровые мосты с поразрядным уравновешиванием, содержащие нуль-орган, преобразователь код †сопротивлен, запоминающий регистр, генератор тактовых импульсов, схему управления и устройство цифровой индикации.

Предложенный мост отличается от известных тем, что каждый разряд запоминающего регистра снабжен двумя схемами «ИЛИ», причем ко входам обеих схем «ИЛИ» каждого разряда подключен выход первой схемы

«ИЛИ» соседнего младшего разряда, а ко вторым входам первой и второй схем «ИЛИ» данного разряда — соответственно единичный и нулевой выходы триггера этого разряда; выход первой схемы «ИЛИ» данного разряда подсоединен ко входам обеих схем «ИЛИ» соседнего старшего разряда, а выход второй схемы «ИЛИ» — к клапанам установки в «О» триггера данного разряда и установки в «1» триггера соседнего младшего разряда.

Это позволяет упростить конструкцию цифрового моста.

Блок-схема цифрового моста представлена на чертеже.

Мост содержит нуль-орган 1, преобразователь 2 код — сопротивление, запоминающий регистр 3, состоящий из триггеров 4 — 8, клапанов 9 — 18, подключенных ко входам установки в «О» триггеров запоминающего регистра, и клапанов 14 — 18, подсоединенных ко входам установки триггеров в «1», генератор 19 такT0Bblx импульсов, подключенный к схеме 20 управления, устройство 21 цифровой индика5 ции и схемы «ИЛИ» 22 — 29.

Цифровой мост работает следуюитим образом.

Перед началом цикла измерения триггеры

4 8 запоминающего регистра 8 устанавлива10 ются в нулевое состояние. При этом на выходах первых схем «ИЛИ» 22 — 25 имеется нулевой потенциал, так как на один вход каждой из эти: схем подается нулевой потенциал с выхода триггера, а на второй вход — нулевой по15 тенциал с выхода аналогичной схемы младшего разряда. На входах всех вторых схем

«ИЛИ» 2б — 29 — отрицательный потенциал.

Клапаны 9 — 18 пропускают импульсы, при20 ходящие с выходов 80 и 81 схемы 20 управления, если со схем «ИЛИ» на них подан нулевой потенциал. При наличии отрицательного потенциала клапаны закрыты для импульсов.

В начале измерительного цикла схема уп25 равления дает импульс с выхода 81 и он устанавливает в «1» триггер 4 старшего разряда, так как только на клапан 14 с выхода схемы

«ИЛИ» 22 поступает нулевой погенциал. После этого на выходе схемы «ИЛИ» 22 появляет30 ся отрицательный потенциал, а на выходе схе24I530 мы «ИЛИ» 2б — нулевой, который, будучи подан на клапаны 9 и 15, готовит пх к работе.

Если измеряемое сопротивление, подключенное ко входу 82 нуль-органа 1, больше набранного в регистре 8. то схема управления во время прихода тактового импульса с генератора

19 подает импульс на свой выход 81 и устанавливает через клапан 15 в -<1» триггер 5.

Когда измеряемое сопротивление меньше набранного в регистре, схема управления дает импульс на выходы 80 и 81 одновременно и переводит в «1» трипер 5 и в «0» триггер 4.

После этого на выходе схемы «ИЛИ» 28 появляется отрицательный потенциал, который через схемы «ИЛИ» 22 и 2б закрывает клапаны 14, 9 и 15, а на выходе схемы «ИЛИ» 27— нулевой потенциал, который подготавливает к работе клапаны 10 и 1б.

B следующем такте работы триггер б устанавливается в «1», а триггер 5 в зависимости от результата сравнения измеряемого сопротивления с выходным сопротивлением преобразователя 2 — в «О» или остается в «1». После этого нулевой потенциал подается только на клапаны 11 и 17, Когда в «1» установлен триггер 8, с его выхода на вход схемы управления поступает сигнал об окончании процесса измерения.

Предмет изобретения

Цифровой мост с поразрядным уравновешиванием, содержащий нуль-орган, преобразователь код — сопротивление, запоминающий регистр, генератор TBKTQBbIx импульсов, схему

10 управления и устройство цифровой индикации, отличающийся тем, что, с целью упрощения конструкции, каждый разряд запоминающего регистра снабжен двумя схемами «ИЛИ», причем ко входам обеих схем «ИЛИ» каждого

15 разряда подключен выход первой схемы

«ИЛИ» соседнего младшего разряда, а ко вторым входам первой и второй схем «ИЛИ» данного разряда подключены соответственно единичный и нулевой выходы триггера этого раз20 ряда, выход первой схемы «ИЛИ» данного разряда подключен ко входам обеих схем

«ИЛИ» соседнего старшего разряда, а выход второй схемы «ИЛИ» подключен к клапанам установки в «0: триггера данного разряда и

25 установки в «1,> соседнего младшего разряда.

Составитель В. А. Скоморохов

Редактор И. С. Грузова

Техред Л. Я. Левина

Корректоры: Е. Ласточкина и А. Абрамова

Заказ 2057/14 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете

Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2