Патент ссср 220641

22064I ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Е АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

l » о т е н H, r - л, Зависимое от авт. свидетельства ¹

Кл. 42m<, 7/20

Заявлено 10.1.1967 (№ 1125372/26-24) с присоединением заявки ¹

Приоритет

Опубликовано 28Л 1.1968. Бюллетень ¹ 20

Дата опубликования описания 26.IX.1968. 1ПК G 06g

УДК 681.325.36.083.8 (088.8) Комитет по делам изобретений и открытий при Сове в Министров

СССР

Авторы изобретения

Л. А. Горельков и В. В. Щербинин

Заявитель

АНАЛОГОВЫЙ ДАТЧИК ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ

В интервале Т : выходное напряжение интегратора — (Ка,+О) t, 1

5 где t — текущее время, отсчитываемое от конца предыдущего тактового импульса. К началу следующего тактового импульса t =T", а

U1= Ка,. +О. от, (Кя+ О) — Е Я, K ;+0

l1 где Е, †целев часть величины х.

Я1 * )л.

Т" =Т вЂ” т, где Т вЂ” период повторения тактовых импуль- где R — сопротивление резистора; сов; С вЂ” емкость конденсатора, входящего в т — длительность тактовых импульсов. 30 состав фиксатора 4.

Известные аналоговые датчики имеют существенный недостаток — значительную корреляцию вырабатываемых ими псевдослучайных величин. Такие датчики целесообразно использовать в тех случаях, когда имеет значение только распределение используемых величин, а наличие корреляции роли не иг. рает.

В основу работы устройства положена модификация известного алгоритма

Предлагаемый датчик выполняется на тиIloBblx элементах моделирующих установок.

Блок-схема датчика приводится на фиг. 1.

На первый вход интегратора 1 с выхода по цепи обратной связи подается напряжение

U.-=и, на второй вход — постоянное напряжение, равное в масштабе величине О. Коэффициент передачи интегратора по первому

r К 1 входу равен,, по второму входу — ——

Л г 7

Напряжение U> подается на вход инвертнрующего квантоватсля по уровню 2. Выходное напряжение квантователя имеет ступенчатый характер. Величина каждой ступени в масштабе равняется значению модуля М. При

t=T" напряжение U. достигает значения, равного

20 Напряжения U> и U», имеющие разные полярности, подаются на вход суммирующей цепи 8 на резисторах.

Напряжение в суммирующей точке

RC

220641

Вихать

Составитель В. Н. Новинский

Редактор Э. H. Шибаева Тскред P. M. Новикова Корректор С. Ф, Гоптаренко

Заказ 2620j!1 Тираж 530 Подниснос

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, гр. Серова, д. 4

Типография, пр. Сапунова, 2

Значения R и С выбираются из условия

1RC «1.

Тогда у г1+ 2

При =Т" напряжение V3 достигает значения, равного /за + i . .Запоминание этого значения на время импульса осуществляется фиксатором 4, состоящим из конденсатора и ключа, а умножение на два и запоминание в следующем интервале Т "" — блоком памяти 5. Величина ur + i, полученная на выходе блока памяти, используется для образования величины а bz ит.д.

Для трансформации распределения величин, получаемых на выходе блока памяти, используется функциональный преобразователь б. Управление работой датчика осуществляется тактовым устройством 7. При подаче каждого тактового импульса фиксатор запоминает полученную реализацию псевдослучайной величины, блок памяти переводится из режима запоминания в режим считывания, а интегратор и квантователь обнуляются.

На фиг. 2 приводится принципиальная схема предлагаемого датчика, где приняты следующие обозначения: 1 — интегратор; 2 — инвертирующий квантователь по уровню; 8—

5 суммирующая цепь; 4 — фиксатор; б — блок памяти; 6 — функциональный преобразователь;

7 — тактовое устройство. Суммирующая цепь включает в себя резисторы Ят и R>>, а фиксатор — ключ К и конденсатор С.

Предмет изобретения

Аналоговый датчик псевдослучайных сигналов, содержащий тактовое устройство, резисторную суммирующую цепочку, блоки паТ5 мяти и функциональный преобразователь, отлича ощийся тем, что, с целью уменьшения корреляции вырабатываемых сигналов, он содержит суммирующий интегратор, входы которого соединены по цепи обратной связи с вы2р ходом устройства и источником постоянного напряжения, а выход подключен к многоступенчатому инвсртирующему квантователю по уровню, причем выход интегратора и квантователя соединены с суммирующей резистор25 ной цепочкой.