Цифровой измеритель приращений напряжения

2I90 99

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кч 21е 36/01

Заявлено 27.11.1967 (№ 1136654/26-10) с присоединением заявки №

Приоритет

Опубликовано 30."т1.1968. Бюллетень ¹ 18

Дата опубликования описания 4.IX.1968

МПК G Olr

УД К 621.317.61 (088.8) Комитет по делам язооретений и открытий при Совете Министров

СССР

Авторы изобретения

М. Ф. Каравай и В. Ф. Халчев

Институт автоматики и телемеханики (технической кибернетики) АН СССР

Заявитель

ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ПРИРАЩЕНИЙ НАПРЯЖЕНИЯ

Известны устройства для измерения приращений напряжения, содержащие логический блок управления, компенсатор, нуль-орган, инвертор входного сигнала, входной делитель и вычислительное устройство.

Однако, вследствие того, что числа в автоматических цифровых вольтметрах представлены с плавающей запятой, а знак чисел любой, то для сложения или вычитания необходимы операции нормализации над числами и перевод их в дополнительный или модифицированный коды, для чего, в свою очередь, требуется специальное устройство.

Описываемое устройство отличается от известных тем, что в схему автоматического цифрового вольтметра вводится дополнительный ,делитель напряжения, который своими входами через блок перезаписи результатов измерений соединен с компенсатором, а выходом—

:через нормализующий делитель со входом инвертора сигнала нуль-органа, связанного с выходом логической схемы соответствия, сое.диненным также с инвертором компенсатора.

Вход нормализующего делителя связан с одним выходом логической схемы нормализации диапазонов, второй выход которой соединен с входным делителем. Это позволяет получать в цифровом виде значение приращения напряжений за некоторый период времени, упростить схему устройства и повысить надежность.

На чертеже представлена блок-схема цифрового измерителя приращения напряжений.

Устройство содержит инвертор 1 входного сигнала, входной делитель 2, нуль=орган 8, компснсатор 4, логический блок 5 управления, цифровой индикатор б, инвертор 7 входных сигналов нуль-органа, инвертар 8 компенсирующего сигнала, блок 9 перезаписи результатов измерения, компенсатор 10, нормализующий делитель ll, логическую схему 12 соотвегствия, логическую схему 18 нормализации диапазонов.

На первом этапе работы устройства в момепт времени 1< по команде «пуск» логический блок 5 управления запускает устройство и измеряется входной сигнал U„(t>). Сигнал

U„(t>), нормализованный по знаку в инверторе

1 входного сигнала и по диапазону во входном делителе 2, подается через инвертор 7 входных сигналов нуль-органа на нуль-орган 8, где сравнивается с компенсирующим напряжением

U 4, которое выдается компенсатором 4 через инвертор 8 компенсирующего сигнала. Если компенсирующий сигнал больше входного, то нуль-орган 8 выдает рабочий сигнал в логический блок 5 управления, который подаег команду компенсатору 4 на ступенчатое увеличение компенсирующего сигнала U 4 от нуля до максимального значения и нуль-органу

30 8 «произвести сравнение» после включения каждой ступени в компенсаторе 4. Рабочий сигнал нуль-органа через логический блок 5 управления отключает послед;пою включенную ступень в компенсаторе 4.

Далее цифровой код входного сигнала через блок 9 перезаписывается из компенсатора

4 в компенсатор 10, и блок 5 возвращается в исходное состояние, за исключением тех его элементов памяти, которые управляют инвертором 1 и делителем 2. Таким образом, к моменту времени t состояние инвертора 1 входного сигнала и коэффициент деления входного делителя 2 оказывается теми же, что и после замера U,(t,) ..

На втором этапе работы в момент времени

t по команде «пуск» блок 5 запускает устройство и измеряется входной сигнал U,(t ). При этом сигнал компенсатора 4 через инвертор 8 компенсирующего сигнала и сигнал компенсатора 10 через делитель 11 складываются и подаются на вход нуль-органа на инвертор 7.

Компенсирующее напряжение U„a этом случае складывается из напряжений U 4 и U 10 компенсаторов 4 и 10, которое равно нормализованному входному сигналу в момент времени t1, т. е. 1к: Uк10 + Uк4, НО Ук10: 1х (11) °

В свою очередь U,=UÄ(t), следовательно

0к4 х (2) х (1) т. е. код, записанный в компенсаторе 4, соответствует нормализованной величине приращения напряжения за интервал времени от

t 1 — t..

Если U„(t1) больше UÄ(tg), то компенсирующие сигналы компенсаторов 4 и 10 включаются встречно, если UÄ(t) больше U„(t1) согласно. Эту операцию осуществляет инвертоp.

Блок инвертора 7 входных сигналов меняет условия срабатывания нуль-органа в зависимости от соотношения величин U(t1) и U,(гв) следующим образом.

Если U» (г1) )Uх (t2), то Uк) U„(t2); если U,(t1) (У„(4), то U, (U„(tв).

Инверторы 7 и 8 управляются логической схемой 12 соответствия. Соотношения между

ПаПряжЕ11ИяМИ У„(/в) И U„(t1) ОПрЕдЕЛяЮтСя автоматически. Одновременно логической схемой соответствия вырабатывается сигнал о знаке приращения.

После этого блок 5 управления возвращает в исходное состояние входной делитель 2 и выбирает его диапазон при измерении U„(4)

10 же, как и при измервнии U„(t1).

Так как U „(t,) и U„(t>) могут принадлежать к разным диапазонам шкалы цифрового измерителя приращений напряжения, предусмотрена логическая схема 18 нормализации диапазонов сигнала U„10,приводящая выходчой сигнал компенсатора 10 по входу нульоргана в том ке диапазоне, что и диапазон измеряемого сигнала на выходе делителя 2 в моме11т времени 1» путем управления нормализующим делителем 11.

Логический блок 5 управления синхронизирует работу всех блоков цифрового измерителя приращений напряжения, а результаты измерений (знак, мантисса и диапазон величины приращения) индицируются цифровым индикатором б.

Предмет изобретения

Цифровой измеритель приращения напряжений, содержащий логический блок управления, компенсатор, нуль-орган, инвертор входного сигнала, входной делитель и цифровой

35 индикатор, отяичагощийся тем, что, с целью упрощения конструкции, он снабжен дополнительным делителем напряжения, который своими входами через блок перезаписи результатов измерений соединен с компенсатором, а

40 выходом — через нормализующий делитель со входом инвертора сигнала нуль-органа, связанного с выходом логической схемы соотвегствия, соединенным также с инвертором компснсатора, а вход нормализующего делителя

45 связан с одним выходом логической схемы нормализации диапазонов, второй выход которой соединен с входным делителем.

7/гл

rri J — g N

Составитель В. T. Голенко

Редактор П. И. Шлайи

Техред Л. К. Малова

Корректор А. П. Васильева

Заказ 2147!13 Тираж 530 Подписное

Ц11ИИПИ Комитета по делам изобретений н о гкрытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2