Устройство для извлечения корня квадратного из суммы квадратов двух величин
Использование: в вычислительной технике в качестве прецизионного функционального преобразователя. Цель - повышение точности измерений. Устройство содержит два блока выделения модуля, блок селекции максимального и минимального сигналов, блок деления, управляемый сумматор. Положительный эффект: снижение методической погрешности измерений до значений q = 0,15%, высокое быстродействие и низкая инструментальная погрешность измерений при изменении входных сигналов в широком динамическом диапазоне. 1 з. п. ф-лы, 3 ил.
Изобретение относится к автоматике и вычислительной технике, а именно к устройствам извлечения квадратного корня из суммы квадратов двух величин, и может быть использовано в устройствах автоматики при решении задач преобразования координат, определения модуля вектора.
К устройству предъявляются требования обеспечения высокой точности извлечения квадратного корня и быстродействия. Известно устройство, содержащее блоки выделения модуля, суммирующие резисторы и диодно-резистивные цепи, формирующие зависимость, приближенно соответствующую вычислению корня квадратного. Устройство довольно простое, однако обладает невысокой точностью. Известно устройство время-импульсного типа, содержащее интегратор, подключенный к блоку сравнения, последовательно соединенные генератор, счетчик, преобразователь код-аналог и ключи, с помощью которых преобразователь включен в цепь обратной связи. Недостатком устройства является необходимость значительного усложнения конструкции для обеспечения точности преобразования 1% но при этом ввиду усложнения конструкции начинает увеличиваться инструментальная погрешность, и возможности устройства по точности ограничены. Известны устpойства для извлечения корня, основанные на принципе кусочно-линейной аппроксимации. Устройство содержит преобразователь с переменным коэффициентом преобразования, который изменяют ступенчатым переключением, и многовходовый сумматор, на входы которого поступают напряжения с преобразователя. Устройство имеет значительную погрешность преобразования, которая складывается как из погрешности, обусловленной кусочно-линейной аппроксимацией, так и из инструментальной погрешности, а также погрешности суммирования многовходовым сумматором. Имеют также большую погрешность устройства, в которых кусочно-линейная аппроксимация осуществляется на диодном преобразователе, выход которого подключен к операционному усилителю. Значительная погрешность обусловлена падением напряжения на диодах. Большее распространение получили более простые по конструкции устройства, построенные по принципу выделения модулей искомых сигналов с последующим суммированием их с определенными коэффициентами. Устройство, содержащее два блока выделения модуля, блоки выделения экстремальных сигналов и сумматоры, реализует формулу приближенного вычисления в соответствии с выражением Uвых 0,398 (IU x I + IUyI) + 0,562 I UxI IUxI > IUyI. Устройство простое в реализации, но характеризуется значительной погрешностью преобразования (4%). Известно другое устройство, содержащее два блока выделения модуля сигналов, блок селекции максимального и минимального сигналов, разделенного на два соответствующих блока, второй блок выделения максимального сигнала, делитель напряжения на резисторе и трехвходовый сумматор на операционном усилителе с резистивной обратной связью и резисторами на входах. Устройство простое в реализации и реализует приближенное вычисление Uz, соответствующего Ux Ux + Uy по следующему соотношению: Uz K1max(IUxI, IUyI) + K3min(IUxI, IUyI) + +K2max [K4max(IUxI, (IUxI, IUyI), min (IUxI, IUyI)] Коэффициенты К1-К4 выбирают из условия минимизации ошибки путем выбора определенной величины сопротивлений резисторов сумматора и коэффициента деления делителя напряжения. Устройство, хотя и обеспечивает сравнительно небольшую методическую погрешность преобразования 1% однако суммарная погрешность выше из-за наличия значительной инструментальной погрешности, обусловленной сложностью установки четырех коэффициентов К1-К4 определенной величины с высокой точностью. Наиболее близким техническим решением к изобретению по большему количеству сходных существенных признаков и достигаемому эффекту является устройство, содержащее два блока выделения модуля сигналов, блок селекции максимального и минимального сигналов, разделенного на два соответствующих блока, второй блок выделения максимального сигнала, делитель напряжения на резисторе, трехвходовый сумматор на операционном усилителе с резистивной обратной связью и резисторами на входах, третий блок выделения максимального сигнала. Блоки соединены между собой следующим образом. Блоки выделения модулей подключены каждый к своему входу устройства по сигналам Ux и Uy, выходы каждого из них подключены к своему входу блока выделения максимального сигнала и блока выделения минимального сигнала в блоке селекции, выход блока выделения максимального сигнала через делитель напряжения подключен к первому входу второго блока выделения максимального сигнала, выход блока выделения минимального сигнала подключен к второму входу второго блока выделения максимального сигнала; выход первого и второго блоков выделения максимального сигнала и выход блока выделения минимального сигнала подключены каждый к своему входу трехвходового сумматора, выход которого подключен к одному из входов третьего блока выделения максимального сигнала, другой вход которого подключен к выходу максимального сигнала в блоке селекции, а выход третьего блока выделения максимального сигнала является выходом устройства. Такое устройство реализует аналогичное приближенное равенство, в котором несколько изменены коэффициенты К. При этом, хотя максимальная погрешность имеет примерно такое же значение (около 1%), однако применение третьего блока выделения максимального сигнала позволяет уменьшить среднеквадратическое отклонение до значений около 0,4% Целью изобретения является уменьшение погрешности измерений. Это достигается тем, что в устройство для извлечения корня квадратного из суммы квадратов двух величин, содержащем два блока выделения модулей, входы которых являются входами устройства, блок селекции максимального и минимального сигналов и сумматор, выходы блоков выделения модуля соединены с соответствующими входами блока селекции максимального и минимального сигналов, первый выход которого соединен с первым входом сумматора, дополнительно введен блок деления, а сумматор выполнен управляемым, причем первый и второй выходы блока селекции максимального и минимального сигналов соединены соответственно с первым и вторым входами блока деления, второй выход блока селекции максимального и минимального сигналов соединен с вторым входом управляемого сумматора, выход которого является выходом устройства, а третий (управляющий) вход управляемого сумматора подключен к выходу блока деления. Управляемый сумматор содержит управляемый делитель напряжения, резистор с управляемым сопротивлением и двухвходовый сумматор, причем первый вход управляемого сумматора подключен к первому входу двухвходового сумматора, второй вход управляемого сумматора подключен к первому входу управляемого делителя напряжения, третий вход управляемого сумматора соединен с вторыми (управляющими) входами резистора с управляемым сопротивлением и управляемого делителя напряжения, выход которого через резистор с управляемым сопротивлением подключен к второму входу двухвходового сумматора, выход которого является выходом управляемого сумматора. На фиг.1 представлена функциональная схема устройства. Оно содержит первый блок 1 выделения модуля; второй блок 2 выделения модуля; блок селекции 3 максимального и минимального сигналов, блок деления 4; управляемый сумматор 5. Блоки в устройстве соединены следующим образом. Первый и второй входы устройства подключены к входам первого блока 1 и второго блока 2 выделения модуля соответственно. Выходы первого блока 1 и второго блока 2 выделения модуля подключены к первому и второму входам блока селекции 3 максимального и минимального сигналов соответственно, первый выход последнего подключен к первым входам блока деления 4 и управляемого сумматора 5, а второй выход блока селекции 3 максимального и минимального сигналов подключен к вторым входам блока деления 4 и управляемого сумматора 5. Выход устройства соединен с выходом управляемого сумматора, третий (управляющий) вход которого подключен к выходу блока деления 4. На фиг.2 приведена функциональная схема управляемого сумматора 5. Он содержит управляемый делитель напряжения 6; резистор 7 с управляемым сопротивлением; двувходовый сумматор 8. Блоки в управляемом сумматоре 5 соединены следующим образом. Первый вход управляемого сумматора 5 подключен к первому входу двувходового сумматора 8. Второй вход управляемого сумматора 5 подключен к первому входу управляемого делителя напряжения 6. Третий вход управляемого сумматора 5 соединен с вторыми (управляющими) входами резистора 7 с управляемым сопротивлением и управляемого делителя напряжения 6, выход которого через резистор 7 с управляемым сопротивлением подключен к второму входу двувходового сумматора 8, выход которого является выходом управляемого сумматора 5. Устройство работает следующим образом. Входное напряжение Ux поступает на вход первого блока 1 выделения модуля, а входное напряжение Uy на вход второго блока 2 выделения модуля. Блоки 1 и 2 выделения модулей выделяют модули напряжений I UxI и I Uy I которые поступают на первый и второй входы блока селекции 3 максимального и минимального сигналов соответственно, который сравнивает эти сигналы и выделяет на первом выходе максимальный из этих двух сигналов U3max, а на втором выходе минимальный по амплитуде сигнал U3min. Максимальный и минимальный сигналы поступают на первый и второй входы управляемого сумматора 5 соответственно, а также на первый и второй входы блока деления 4, с выхода которого напряжение U4, пропорциональное отношению этих напряжений U(K) U3max/U3min, поступает на третий (управляющий) вход управляемого сумматора 5. Напряжение U3max поступает на первый вход двувходового сумматора 8; коэффициент передачи для напряжения U3max по первому входу двувходового сумматора 8 равен единице. Напряжение U3min поступает на вход управляемого делителя напряжения 6, на второй (управляющий) вход которого поступает напряжение U4, пропорциональное отношению K Umax/Umin. Это напряжение U4 уменьшает напряжение U3min в K раз, поэтому с выхода управляемого делителя напряжения 6 сигнал напряжения U3min/K через резистор с регулируемым сопротивлением поступает на второй вход двувходового сумматора 8; коэффициент передачи а(K) по второму входу двувходового сумматора 8 определяется значением сопротивления резистора 7 с регулируемым сопротивлением. Таким образом, на первый вход двувходового сумматора 8 поступает напряжение Umax максимальной величины с первого выхода блока селекции 3 максимального и минимального сигналов, а на второй вход двувходового сумматора поступает напряжение минимальной величины U3min, уменьшенное в К раз. Коэффициент передачи а(К) по второму входу двувходового сумматора определяется величиной сопротивления резистора 7 с управляемым сопротивлением. Сигналы U3max и U3min/K суммируются с определенными коэффициентами, причем коэффициент передачи для U3max равен единице, а коэффициент передачи для Umin задается отношением значения сопротивления обратной связи R10 двувходового сумматора 8 и значения резистора 7 с управляемым сопротивлением. Резистор 7 с управляемым сопротивлением состоит из резистора с постоянным значением сопротивления и резистора, сопротивление которого под действием напряжения U4 изменяется по логарифмическому закону. При величине напряжения U4, соответствующего значению K=1, сопротивление резистора 7 с регулируемым сопротивлением равно такому значению, что отношение R10/R7 0,4142. При увеличении значения K Umax/Umin сопротивление R7 изменяется по логарифмическому закону так, чтобы отношение R10/R7 увеличивалось до значения 0,4736 по закону R10/R7 0,4142 + (gK)/4,5. Следовательно, на выходе устройства получают напряжение U5: Uвых U5 U3max + [a(K(U3min/K] (1) Сложение напряжений U3max с уменьшенным значением напряжения U3min в зависимости от значения K Umax/Umin можно обеспечить с помощью различных блоков, поэтому эти блоки объединены в один блок управляемого сумматора. Покажем, что сумма этих напряжений при выборе величины коэффициента a(K) 0,4142 + (LgK/4,5) при a(K) < 0,4736 будет соответствовать корню квадратному из суммы квадратов входных напряжений Ux и Uy: Uz=![](https://img.poleznayamodel.ru/img_pat/281/2819585.gif)
U'z IUx.y I max + [a(K) IUx,y I min]/K (3) где I Ux,y I max и IUx,y I min максимальный и минимальный сигнал из напряжений I Ux I IUy I соответственно;
K ( I Ux.y I max)/(IUx,y I min. Приравняем Uz и U'z и определим коэффициенты K и a(K) из уравнений (2) и (3). Так как в уравнении (2) квадраты напряжений равны квадратам их модулей и I Ux,yImax> I Ux,y Imin то, приравнивая равенства (2) и (3), примем Umax I Ux,y I max и Umin IUx,yI min, тогда
KUmin+[a(K)Umin]/K
![](https://img.poleznayamodel.ru/img_pat/281/2819586.gif)
K+a(K)/K
![](https://img.poleznayamodel.ru/img_pat/281/2819587.gif)
a(K) K
![](https://img.poleznayamodel.ru/img_pat/281/2819588.gif)
![](https://img.poleznayamodel.ru/img_pat/281/2819589.gif)
![](https://img.poleznayamodel.ru/chr/8805.gif)
(5)
Коэффициент К меняется произвольно, положим для простоты К=1 и из выражения (5) определим коэффициент a(K=1): a(K=1)0,4142. Следовательно, при К=1 и a(K)0,4142 будем иметь
![](https://img.poleznayamodel.ru/img_pat/281/2819590.gif)
(6)
Ниже приведена оценка погрешности вычисления корня квадратного из суммы квадратов напряжения Ux и Uy при изменении значения коэффициента К, при выбранном значении a(K) 0,4142 + (LgK)/4,5, a(K)
![](https://img.poleznayamodel.ru/chr/8773.gif)
q
![](https://img.poleznayamodel.ru/img_pat/281/2819591.gif)
![](https://img.poleznayamodel.ru/img_pat/281/2819592.gif)
(7)
График значений погрешностей q, выраженных в процентах, представлен на фиг. 3. Как видно из приведенного графика, максимальная погрешность q имеет величину около 0,15% что в несколько раз меньше погрешности устройства-прототипа. В предложенном устройстве блок деления 4 и управляемый делитель напряжения 6 практически работают в небольшом динамическом диапазоне, так как при увеличении значения К они существенно не влияют на погрешность измерения. Высоких требований к точности преоразования сопротивления R7 по логарифмическому закону обеспечивать не нужно, так как само это сопротивление в предельном случае составляет малую часть, равную (0,4736-0,4142)/0,4736 от общего сопротивления, на величину которого влияет значение постоянного резистора. Предложенное устройство имеет более широкие функциональные возможности по сравнению с известными аналогичными устройствами, оно позволяет определить также отношение искомых сигналов, которое является одним из важных параметров при исследовании входных сигналов. Устройство выполнено на стандартных блоках.
Формула изобретения
РИСУНКИ
Рисунок 1, Рисунок 2, Рисунок 3