Устройство управления тиристорным ключом

 

Устройство управления тиристорным ключом предназначено для использования в абонентских телефонных станциях в качестве телефонного коммутатора либо других радиотехнических устройствах аналогичного назначения. Цель изобретения - повышение надежности работы устройства управления тиристорным ключом. Поставленная цель достигается тем, что в устройство управления тиристорным ключом дополнительно введены третий выход тиристорного ключа, блок контроля и элемент 2 И - НЕ. Устройство содержит: устройство управления 1, состоящее из двух транзисторов 2 и 3, четырех резисторов (4,5,6 и 7), тиристорный ключ 8 на транзисторной основе, содержащий три транзистора 9, 12 и 13, два резистора 10 и 11, блок контроля 16 на двух транзисторах 17 и 19, трех диодах 20, 23 и 24 и трех резисторах 18, 21 и 22, а также элемент 2И - НЕ 25, состоящий из двухэмиттерного транзистора 27 и двух транзисторов 30 и 33, трех резисторов 26, 31 и 32. 1 ил.

Предлагаемый тиристорный ключ предназначен для использования в абонентских телефонных станциях, в качестве телефонного коммутатора либо в других радиотехнических устройствах аналогичного назначения.

Известны тиристорные переключатели для телефонных коммутаторов, имеющих схему детектирования перегрузок по току.

Известна также схема тиристорного переключателя, в которой недостатком управления тиристорным ключом является появление генерации при отключении тиристора вследствие использования положительной обратной связи в схеме контроля состояния тиристора и его отключения. Появление генерации приводит к снижению уровня коммутируемого напряжения, общей надежности работы системы. К достоинствам схемы следует отнести отсутствие тока потребления при разомкнутом ключе, а также его автоматического запирания в случае случайного открывания тиристора.

Наиболее близкой по технической сущности является интегральная схема управления тиристорным ключом, которая имеет отдельные входы включения и отключения тиристора.

Отличительным достоинством этой микросхемы является отсутствие тока потребления при отключенном состоянии тиристора (при условии, что на вход отключения тиристора подается кратковременный отключающий сигнал), отсутствие явлений генерации, простота управления.

Недостатком же этой схемы является то, что при случайном включении тиристора не происходит его автоматического запирания, а необходимо снова подавать запирающий сигнал, что усложняет построение телефонных коммутаторов, снижает надежность их работы.

Целью настоящего изобретения является повышение надежности работы схемы управления тиристорным ключом.

Поставленная цель достигается за счет введения в интегральную схему управляемого тиристорного ключа, содержащую схему управления, третьего выхода тиристорного ключа, схемы контроля и схемы И-НЕ.

На чертеже представлена электрическая схема интегральной микросхемы управляемого тиристорного ключа.

Микросхема содержит тиристорный ключ 8, схему управления 1 тиристорным ключом, схему контроля 16, схему 2И-НЕ 25.

Коллектор первого p-n-p транзистора 2 схемы управления 1 тиристорным ключом подключен к входу управления отключением тиристора 36, а база - через резистор 4 к положительной шине низковольтного источника питания 38, которая через резистор 5 подключена к эмиттеру первого p-n-p транзистора 2, коллектор второго p-n-p транзистора 3 подключен к входу управления включением тиристора 37, а база - через резистор 6 - к положительной шине низковольтного источника питания, которая через резистор 7 подключена к эмиттеру транзистора 3, коллекторы p-n-p транзисторов 2 и 3 являются выходами схемы управления, которые подключены к входам тиристорного ключа 8, содержащего тиристор, состоящий из одного n-p-n транзистора 12 и одного p-n-p транзистора, двух резисторов 10 и 11, второго n-p-n транзистора 9, причем коллектор транзистора 2 схемы управления 1 подключен к базе второго n-p-n транзистора 9 тиристорного ключа 8, и через первый резистор 10 к его эмиттеру, второму резистору 11, эмиттеру первого n-p-n транзистора 12 (тиристора), к выходу 15 схемы тиристорного ключа, коллектор второго p-n-p транзистора 3 схемы управления 1 подключен к коллектору второго n-p-n транзистора 9 тиристорного ключа, второму концу второго резистора 11, базе первого n-p-n транзистора 12, коллектору первого p-n-p транзистора 13, база которого подключена к коллектору n-p-n транзистора, а эмиттер - ко второму выходу 14 тиристорного ключа. Третий выход тиристорного ключа 34 подключен к общей точке коллектора n-p-n транзистора 13 и базы p-n-p транзистора 12 в тиристоре, и выходу схемы контроля, содержащий n-p-n 17 и p-n-p 19 транзистора, три диода 20, 23 и 24 и три резистора 18, 21 и 22, причем вход схемы контроля 34 подключен к коллектору p-n-p транзистора 19 и аноду первого диода 20, катод которого подключен к базе n-p-n транзистора 17 и через первый резистор 21 к его эмиттеру и общей шине, коллектор n-p-n транзистора 17 является выходом схемы контроля и через второй резистор 18 подключен к положительной шине низковольтного источника питания 38, которая через третий резистор 22 подключена к базе p-n-p транзистора 19 и аноду второго диода 23, катод которого подключен к аноду третьего диода 24, катод которого подключен к общей шине 35, а эмиттер p-n-p транзистора 19 схемы контроля подключен к эмиттеру второго p-n-p транзистора 3 схемы управления, причем выход схемы контроля подключен к первому входу схемы 2И-НЕ 28, содержащей три резистора (26, 31, 32) и три транзистора n-p-n - типа проводимости (27, 30, 33), причем с двумя эмиттерами 27, являющимися входами схемы 2И-НЕ, второй вход схемы 2И-НЕ 29 является входом микросхемы и подключен к базе второго p-n-p транзистора 3 схемы управления, причем база первого двухэмиттерного n-p-n транзистора через первый резистор 26 подключена к положительной шине источника питания, коллектор - к базе второго n-p-n транзистора 30, коллектор которого через второй резистор 31 подключен к положительной шине источника питания, а эмиттер - к базе третьего n-p-n транзистора 33 и через третий резистор 32 к его эмиттеру и общей шине 35, а коллектор третьего n-p-n транзистора 33 подключен к базе первого p-n-p транзистора 2 схемы управления.

Микросхема работает следующим образом.

Пусть на входе ИС 29 подан низкий уровень входного напряжения U_IL = 0,4 В, тогда на базе транзистора 27 уровень напряжения не превысит U_бYT27 = U_э.б.YT27 + U_IL = 1,1 В, где U_э.б.YT27 - напряжение прямосмешенного база-эмиттерного перехода транзистора 27, U_э.б.YT27 = 0,7 В.

Этого напряжения недостаточно для одновременного открывания транзистора YT 30 и YT 33. Следовательно, транзистор YT 33 закрыт, а следовательно, отсутствует базовый ток транзистора YT 2. Соответственно закрыт YT 2, YT 9.

Учитывая, что при этом транзистор 3 в схеме управления 1 открыт, так как напряжение на базе транзистора YT 3 меньше, чем напряжение на базе транзистора YT 19 (U_бYT19 = 2U_д = U_д23 + U_д24 = 1,4 В), где U_д23, U_д24 - напряжение на прямосмешенных диодах Д23, Д24, то течет коллекторный ток транзистора YT 3, определяемый примерной величиной U_кYT3= , где U_CC1 - напряжение низковольтного источника питания.

Этот ток течет в базу тиристора, построенного на транзисторах YT 12, YT 13, последний при этом включается и находится в открытом состоянии.

Транзистор 19 в этом режиме закрыт. Соответственно закрыт YT 17 и на входе 28 схемы 2И-НЕ - высокий уровень.

Предположим теперь, что на вход ИС пришел сигнал высокого уровня U_Iн = 2,4 В, тогда на базе транзистора YT 27 появится потенциал, достаточный для отпирания транзисторов YT 30, YT 33.

Транзистор 33 откроется, соответственно откроется и транзистор YT 2, коллекторный ток которого включит транзистор 9 и закоротит базу транзистора YT 12. Учитывая, что на базе YT 3 напряжение выше, чем на базе транзистора YT 19 транзистор YT 3 - закроется, а YT 19 - откроется.

Ток коллектора транзистора YT 19 первое время пока еще не закрылся тиристор, будет стекать на выход 15 тиристорного ключа 8, однако по мере закрывания тиристора потенциал коллектора YT 19 будет повышаться и при достижении U_KYT19 = = U_Д20 + U_э.б.YT17 = 1,4 В, где U_Д20 - падение напряжения на прямосмещенном диоде; U_э.б.YT17 - падение напряжения на база-эмиттерном переходе, транзистор откроется и создаст на входе схемы 2И-НЕ - низкий уровень напряжения.

При этом соответственно транзисторы YT 30, YT 33 - закроются, ток коллектора YT 2 прекратится, а транзистор YT 9 закроется, а тиристоры (YT 13, YT 12) будут находиться в закрытом состоянии, так же транзистор YT 3 при этом также закрыт.

Из вышеприведенных рассуждений видно, что управляющие токи в закрытом состоянии тиристорного ключа - отсутствуют, а, учитывая то, что прекращение управляющего тока коллектора YT 2 происходит только после полного закрывания тиристора (U_{KYT 19} = 1,4 В), явлений генерации при отключении тиристора не возникает.

Использование предлагаемой схемотехники управления тиристорного ключа позволяет избежать явлений генерации при выключении тиристора, что в конечном итоге приводит к возможности значительного повышения коммутируемого напряжения при максимальном токе нагрузки.

В настоящее время на предприятии приводится НИР "Микрофон-2", в которой используется предлагаемое новое схемотехническое решение. Это позволило разработать микросхему, позволяющую коммутировать напряжение до 120 В при токе нагрузки 100 мА, в то время как реальное напряжение, коммутируемое микросхемой аналога (В 384), не превышает 40 В, при этом в ТУ на ИС В 384 записано допустимое коммутируемое напряжение U_CC = 24 В при токе нагрузки до 100 мА.

Таким образом, использование ИС в аппаратуре может быть существенно расширено и при этом повышается надежность работы. (56) Заявка Японии N 62-55729, кл. H 03 K 17/725, 1987.

IEEE Journal of Solid-State Circuits vol. Sc-19, N 6, Decemder, 1984.

Формула изобретения

УСТРОЙСТВО УПРАВЛЕНИЯ ТИРИСТОРНЫМ КЛЮЧОМ, содержащее два транзистора p-n-p-типа проводимости и четыре резистора, коллектор первого p-n-p-транзистора подключен к входу управления отключением тиристора, а база через первый резистор - к положительной шине источника питания, которая через второй резистор подключена к эмиттеру первого p-n-p-транзистора, коллектор второго p-n-p-транзистора подключен к входу управления включением тиристора, а база через третий резистор - к положительной шине источника питания, которая через четвертый резистор подключена к эмиттеру второго p-n-p-транзистора, коллекторы p-n-p-транзисторов являются выходами устройства управления тиристорным ключом, выполненным на транзисторной основе, состоящей из двух транзисторов n-p-n-проводимости и одного транзистора p-n-p-проводимости, причем коллектор первого p-n-p-транзистора устройства управления подключен к базе второго n-p-n-транзистора тиристорного ключа и через пятый резистор к его эмиттеру, первому выводу шестого резистора, эмиттеру первого n-p-n-транзистора тиристорного ключа, к первому выходу тиристорного ключа, коллектор второго p-n-p-транзистора устройства управления подключен к коллектору второго n-p-n-транзистора тиристорного ключа, второму концу шестого резистора, базе первого n-p-n-транзистора тиристорного ключа, коллектору p-n-p-транзистора тиристорного ключа, база которого подключена к коллектору первого n-p-n-транзистора тиристорного ключа, а эмиттер - к второму выходу тиристорного ключа, отличающееся тем, что, с целью повышения надежности в работе, введены третий выход тиристорного ключа, блок контроля и элемент 2И - НЕ, причем третий выход тиристорного ключа подключен к общей точке коллектора первого n-p-n-транзистора и базе p-n-p-транзистора тиристорного ключа, входу контроля, содержащий n-p-n-транзистор, p-n-p-транзистор, три диода и седьмой, восьмой и девятый резисторы, причем вход блока контроля подключен к коллектору p-n-p-транзистора и аноду первого диода, катод которого подключен к базе n-p-n -транзистора и через седьмой резистор к его эмиттеру и общей шине, коллектор n-p-n-транзистора является выходом блока контроля и через восьмой резистор подключен к положительной шине источника питания, которая через девятый резистор подключена к базе p-n-p-транзистора и аноду второго диода, катод которого подключен к эмиттеру второго p-n-p-транзистора устройства управления, причем выход блока контроля подключен к первому входу элемента 2И - НЕ, содержащего десятый, одиннадцатый, двенадцатый резисторы и три транзистора n-p-n-типа проводимости, причем первый с двумя эмиттерами, являющимися входами элемента 2И - НЕ, второй вход элемента 2И - НЕ подключен к базе второго p-n-p-транзистора устройства управления, причем база первого двухэмиттерного n-p-n-транзистора через десятый резистор подключена к положительной шине источника питания, коллектор первого n-p-n-транзистора подключен к базе второго n-p-n-транзистора, коллектор которого через одиннадцатый резистор подключен к положительной шине источника питания, а эмиттер - к базе третьего n-p-n-транзистора и через двенадцатый резистор к его эмиттеру и общей шине, а коллектор третьего n-p-n-транзистора подключен к базе первого p-n-p-транзистора устройства управления.

РИСУНКИ

Рисунок 1