Аналого-цифровой преобразователь

ОП ИОАН И Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

Завис :,мос от авт. свидетельства №

1 л, 42пт, 14

Заявлено 11.И11.1966 (¹ 1096307/26-24) с присоединением заявки №

Приоритет

Опубликовано 15Х11!.1967. Бюллетень №17

Дата опубликования описания 9,Х.1967

МП1(6 06f

УД К 681.142-523.8,001. ,57;53.087.92 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

Э. Ф. Ильюшенков

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Известные аналого-цифровые преобразователи обобщенного многошкального считывания, в которых используется набор шкал эталонов с одинаковым числом делений в каждой из них, построены по замкнутому принципу с преобразователем цифра — аналог в цепи обратной связи. В этих преобразователях код определяется сравнением умноженной на соответствующий коэффициент (равный отношению цены деления грубой шкалы старших разрядов к цене деления данной) разности сйгнала и суммы эталонов (получаемой в цепи обратной связи) с эталонами дополнительной шкалы, совпадающей со шкалой старших разрядов. Для этих целей используются вычитающая схема, схема умно>кения с переменным коэффициентом (операционный усилитель), дополнительная грубая шкала эталонов, шкала компараторов, где происходит сравнение усиленной разности вычитающей схемы, шифратор результатов сравнения в двоичный код и преобразователь этого кода в сумму эталонов, состоящий из соединенных с суммирующей схемой ключей, коммутирующих в соответствии с кодом эталоны соответствующих шкал.

Предлагаемое устройство отличается от известного тем, что источники эталонных уровней, образующих шкалы, через ключи, циф ровые входы которых подсоединены через триггеры к выходам временного распределителя, соединены каждый с соответствующей суммирующей схемой, а выходы суммирующих схем подключены к компараторам, соединен5 ным с шифратором двоичного кода и, кроме того, через триггеры с дешифратором, подключенным к управляющим входам ключей, через которые источники эталонных уровней шкал соединены с каждой из суммирующих

10 схем.

Это позволяет повысить точность преобразования и сократить количество оборудования.

На чертеже приведена блок-схема четырехразрядного преобразователя с обратной

15 связью.

Он имеет две шкалы, в каждой из которых три деления. С помощью грубой шкалы измеряется весь диапазон преобразования. Цена деления этой шкалы составляет / диапазона

20 изменения входного сигнала и равна диапазону измерений точной шкалы. Цена деления точной шкалы равна /4 цены деления грубой шкалы и

25 Преобразователь содержит источники эталонных уровней шкал (напряжений илн токов): грубую шкалу 1 — т, точную шкалу 4— б; ключи для коммутации эталонов грубой шкалы 7 — 9 и 10 — 12, точной — И вЂ” 15; клю30 чи 1б, 17 для коммутации входного сигнала;

200878

3 триггеры управления 18 — 20 ключами 10 — 12; дешифратор 21; линию задержки 22; схемы

28 — 25 .суммирования эталонов; компараторы

26 — 28; схемы 29 — 80 совпадения синхроимпульсов а с результатами сравнения выборок с грубой шкалой; триггеры 82 — 84 для регистраций результатов сравнения выборки с грубой шкалой; шифратор 85; схемы 86, 87 совпадения цифр кода старших разрядов А и А; с синхроимпульсом а и схемы совпадения 88 — 89 цифр кода младших разрядов

А и А, с синхроимпульсов .в; триггеры 40, 41 для запоминания цифр кода старших разрядов; временной распределитель 42.

Преобразование осуществляется следующим образом. В исходном состоянии все триггеры находятся в состоянии «0». Все эталоны отключены от схем суммирования.

В первом такте временного распределителя

42, выдающего две последовательности импульсов, сдвинутых один относительно другого на полпериода при длительности импульса, равном также половине периода, синхроимпульсом с выхода а открываются ключи 7, о, 9 и 16. Через ключ 16 выборка преобразуемого сигнала Х, подается на компараторы 26—

28 и линию задержки 22 на один такт. Через ключи 7 — Ь эталоны грубой шкалы 1 — 8 подаются в соответствующие им суммирующие схемы 28 — 25 и повторяются на их выходах, так как отключены другие эталоны. С выходов суммирующих схем эталоны грубой шкалы подаются на компараторы 26 — 28, где одновременно сравниваются с выборкой Х .

Если Х„в каком-либо из компараторов превышает эталонный уровень, то в результате сравнения на его выходе появляется импульс.

Импульсы со сработавших компараторов подаются на схемы совпадения 29 — 81 с синхроимпульсом а и в шифратор 35. Сигналы схем совпадения 29 — 81 переводят соответствующие из триггеров 82 — 34 в состояние

«1». В шифраторе 85 формируется код старших разрядов А< и Аз, который через схемы совпадения 86, 87 подается на триггеры 40, 41, где запоминается на один такт.

Во втором такте временного распределителя

42, во-первых, отключаются через ключи 7 — 8 все эталоны грубой шкалы 1 — 8. Во-вторых, синхроимпульс устанавливает триггеры 82 — 84 в состояние «0». При этом на «нулевых» выходах тех из них, которые в такте а были взведены в состояние «1», появляются резуль. таты сравнения выборки Х< с грубой шкалой и подаются в дешифратор 21. На одном из трех выходов дешифратора появляется импульс, переводящий один из триггеров 18 — 20 в состояние «!». Этот триггер открывает соответствующий из ключеи 10 — 12 и подключает ко всем суммирующим схемам 23 — 25 наибольший по весу эталон грубой шкалы среди тех эталонов веса, которые оказались меньше

Хь В-третьих, синхроимпульсом через ключи 13 — 15,подключаются эталоны точной шкалы 4 — 6 на соответствующие из суммирующих схем 23 — 25, где они суммируются с эталоном грубой шкалы. На выходах схем 24 — 25 образуется новая составная шкала, подаваемая на компараторы 26 — 28. В-четвертых, через ключ

17 на те же компараторы подается задержанная на один такт выборка Х, и те или иные из них срабатывают. Выходные импульсы компараторов в шифраторе 35 формируются в код младших разрядов А> и А1, который через схемы совпадения 88, 89 одновременно с кодом старших разрядов А4 и А„считываемым с триггеров 40, 41, выдается внешнему потребителю.

На этом преобразование выборки Х„заканчивается. В следующем такте начинается такой же цикл преобразования следующей выборки Х» и т. д.

Предмет изобретения

Аналого-цифровой преобразователь обобщенного многоканального считывания, содержащий источник эталонных уровней шкал, ключи, суммирующие схемы, компараторы, шифратор двоичного кода, дешифратор, отличающийся тем, что, с целью увеличения точности преобразования и сокращения количества оборудования, источники эталонных уровней шкал через ключи, цифровые входы которых подсоединены через триггеры к выходам временного распределителя, соединены каждый с соответствующей суммирующей схемой, а выходы суммирующих схем подключены к компараторам, соединенным с шифратором двоичного кода и одновременно через триггеры с дешифратором, подключенным к управляющим входам ключей, через которые источники эталонных уровней шкал соединены с каждой из суммирующих схем.

200878

Ag Аз А, Лр

Составитель В. Махнанов

Редактор Н. А. Джарагеттн Техред Т. П, Курилко Корректоры: Е. Ф. Полионова и С. А. Башлыкова

Заказ 3108/7 Тираж 535 Подписное

Ш1ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2