Устройство для анализа сигналов в реальном масштабе времени

 

Изобретение относится к области измерительной техники и может быть использовано для измерения величин амплитуд гармонических составляющих в исследуемых сигналах. Сущность изобретения: устройство содержит генератор 1 .тактовых импульсов с регулируемой частотой, блок 2 постоянной памяти, блок 6 сдвига фазы, счетчик 7 формирования адреса, счетчик 9 циклов, аналого-цифровой умножитель 10, аналоговый интегратор 13 со сбросом, блок 14 выделения абсолютной величины сигнала , амплитудный детектор 15, шины 3, 4, 5, инвертор 8. формирователь 11 импульсов, элемент ИЛИ 12. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ .РЕСПУБЛИК (51)5 G 01 R 23/16

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) БИ =Л! :l-.4 ТЕКА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4889794/21 (22) 12.12,90 (46) 30.04,93. Бюл, f4 16 (71) Московский инженерно-физический институт (72) А.А.Любомудров (56) Авторское свидетельство СССР

М 873148, кл. 6 01 R 23/16, 1979, (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА СИГНАЛОВ 8 РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ (57)Изобретение относится к области измерительной техники и может быть использо„„ЯЦ „„1812518 А1 вано для измерения величин амплитуд гармонических составляющих в исследуемых сигналах. Сущность изобретения: устройство содержит генератор 1 тактовых импульсов с регулируемой частотой, блок 2 постоянной памяти, блок 6 сдвига фазы, счетчик 7 формирования адреса, счетчик 9 циклов. аналого-цифровой умножитель 10, аналоговый интегратор 13 со сбросом, блок

14 выделения абсолютной величины сигнала, амплитудный детектор 15, шины 3, 4, 5, инвертор 8. формирователь 11 импульсов, элемент ИЛИ 12, 3 ил, 1812518

Изобретение относится к области измерительной техники и может быть использовано дпя измерения величин амплитуд гармонических составляющих в исследуемых сигналах на заданных частотах. 5

Lien ь изобретения — по вы шен ие быстродействия.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — схема блока сдвига фазы; на фиг. 3 — блок выделения абсолютной величины сигнала..

Устройство (фиг, 1) содержит генератор

1 тактовых импульсов с регулируемой частотой, блок 2 постоянной памяти, шину 3 уста- 15 новки начального состояния, входную и выходную шину 4 и 5, блок 6 сдвига фазы, счетчик 7 формирования адреса, инвертор

8, счетчик 9 циклов, аналого-цифровой умножитель 10, реализуемый, например, íà 20 основе множительного цифро-аналогового преобразователя, формирователь 11 импульсов, элемент ИЛИ 12, аналоговый интегратор 13 со сбросом, блок 14 выделения абсолютной величины сигнала,.амплитуд- 25 ный детектор 15, причем выход генератора

1 тактовых импульсов с регулируемой частотой подключен к сигнальному входу блока 6 сдвига фазы, выход которого. подключен к счетному входу счетчика 7 формирования 30 адреса, все ni выходов которого, где ni— разрядность счетчика формирования адреса, подключены соответственно к п1 входам блока 2 постоянной памяти, а выход старшего разряда подключен также к входу инвер- 35 тора 8, выход которого подключен к счетному входу счетчика 9 циклов, выход старшего разряда которого подключен к входу формирователя 11 импульсов и к первому установочному входу блока 6 сдвига 40 фазы, выходы блока 2 постоянной памяти подключены к цифровым входам аналогоцифрового умножителя 10, выход которого подключен к сигнальному входу аналогового интегратора 13 со сбросом; выход форми- 45 рователя импульсов подключен к первому входу элемента ИЛИ 12,. выход которой подключен к входу сброса аналогового интегратора 13, выход которого подключен к входу блока 14 выделения абсолютной величины 50 сигнала, выход которого подключен к сигнальному входу амплитудного детектора 15, шина 3 установки начальных условий подключена к второму установочному входу блока 6 сдвига фазы; к установочному входу 55 счетчика 9 циклов, к установочному входу формирователя 11 импульсов и к второму входу элемента ИЛИ 12, входная шина 4 подключена к аналоговому входу аналогоцифрового умножителя 10, а выходная шина

5 подключена к выходу амплитудного детекторэ 15.

Генератор 1 тактовых импульсов с регулируемой частотой — генератор прямоугольных импульсов любой известной конструкции с частотой f, регулируемой в заданном диапазоне частот f1 f < fg. Блок

2 постоянной памяти предназначен для хранения в цифровом виде и последовательного воспроизведения значений функции y(t)=з!п(в(+ р) на периоде Т 0 Т 2 л; гдев— циклическая частота, равная в= 2 л/Т, t— текущее время, р- фаза. Данный блок имеет п1 входов, m выходов и емкость 2" 1 в-разрядных двоичных слов. Блок 6 сдвига фазы предназначен для последовательного изменения фазы синусоидального сигнала y(t), генерируемого блоком 2. Фаза синусоидального сигнала y(t) = з1п(в + р) изменяется с шагом Лp в диапазоне от p = О до у -гХ, Возможная конструкция блока 6 (фиг. 2) содержит первый и второй двухвходовые элементы И 16 и 17, двоичный счетчик прямого счета 18,.двухвходовый элемент ИЛИ

19, триггер 20, переключаемый по заднему фронту импульсов (по перепаду 1 — О), поступающих на его счетный вход, причем первый вход первого элемента И 16 является сигнальным входом блока сдвига фазы и подключен к выходу генератора 1 тактовых импульсов устройства, а также он подключен к первому входу второго элемента И 17, выход которого подключен к счетному входу счетчика 18, старший разряд которого подключен к первому входу двухвходового элемента ИЛИ 19, выход которого подключен к четному входу триггера 20, нулевой выход которого 0 подключен к второму входу первого элемента "И" 16, а единичный выход Q подключен к второму входу второго элемента И 17, второй вход элемента ИЛИ 19 является первым установочным входом блока 6 сдвига фазы, установочный вход триггера 20 в нулевое состояние подключен к установочному входу счетчика 18 в исходное нулевое состояние и является вторым установочным входом блока 6 сдвига фазы и подключен к шине установки начального состояния 3.

Счетчик 7 является двоичным счетчиком прямого счета, переключаемым по переднему фронту импульсов, поступающих на его счетный вход, и имеет п1 двоичных разрядов, Инвертор 8 предназначен для инвертирования импульсов, поступающих от старшего разряда счетчика 7 на счетный вход счетчика 9 для обеспечения переключения счетчика 9 в момент перехода счетчика 7 в нупевое состояние, Инвертор 8

1812518 реализуется, например, на основе двухвходовой схемы 2И-НЕ с объединенными входами. Счетчик 9 является двоичным счетчиком прямого счета, переключаемым по переднему фронту импульсов, поступающих на его счетный вход, и имеет ар двоичных разрядов. Аналого-цифровой умножитель 10 реализуется на основе множительного ЦАП. формирователь 11 импульсов предназначен для формирования установочных импульсов в момент перехода счетчика 9 в нулевое состояние, сбрасывающих интегратор 13 в нулевое состояние.

Формирователь 11 импульсов реализуется либо на основе ждущего мультивибратора с закрытым входом, либо содержит (фиг. 3) двухвходовый элемент ИЛИ 21, триггер 22, переключаемый по заднему фронту импульсов (по перепаду 1-0), поступающих на его счетный вход, и линию задержки 23. причем первый вход двухвходового элемента ИЛИ 21 является сигнальным входом формирователя импульсов 11 и подключен к старшему разряду счетчика циклов 9 „выход двухвходового элемента ИЛИ 21 подключен к счетному входу триггера 22, единичный выход триггера 22 подключен к входу линии задержки 23, а также является выходом формирователя импульсов, выход линии задержки 23 подключен к второму входу двухвходового элемента ИЛИ 21, а установочный вход триггера 22 в исходное нулевое состояние является установочным входом формирователя 11 импульсов и подключен к шине 3 установки начального состояния, Аналоговый интегратор 13 со сбросом, блок 14 выделения абсолютной величины сигнала, амплитудный детектор 15 являются аналоговыми блоками и реализуются по одной из известных схем.

Работает устройство следующим образом, Для измерения величины амплитуды синусоидальной составляющей исследуемого сигнала x(t) на частоте F (на циклической частоте а = 2 л F), поступающего на устройство по входной шине 4, генератор 1 тактовых импульсов настраивается на частоту f =

=F 2" 1, где nt — разрядность счетчика 7 формирования адреса, для обеспечения генерации блоком 2 постоянной памяти синусоидального сигнала с той же циклической частотой а = 2 л F. Далее по шине 3 установки начального состояния подается установочный импульс, устанавливающий в начальное нулевое состояние счетчик 18 и триггер 20. в блоке 6 сдвига фазы. счетчик 7 формироввния адреса, счетчик 9 циклов, триггер 22 в формирователе 11 импульсов, аналоговый интегратор 13 со сбросом и амплитудный детектор 15. Далее включается генератор тактовых импульсов 1. Первые

2" 2" импульсов проходят через блок 6 сдвига фазы беспрепятственно. При этом счетчиком 7 формирования адреса формируется 2" раз полный набор адресов от

00„,0 до 11...1, по которым из блока 2 постоянной памяти последовательно считываются цифровые значения синусоидального сигнала на полном периоде Т = (0.2 л). Т,е. происходит генерация 2 " периодов синусоидального сигнала в цифровом виде с часто15 той F = f/2" или с циклической частотой со =

=1/2" 2 к. После прохождения первой группы на 2" 2" импульсов оба счетчика 7 и 9 сбрасываются в исходное нулевое состояние. В момент переброса счетчика 9 циклов в нулевое состояние. по перепаду (по фронту) импульса, поступающего со старшего разряда счетчика 9 циклов на счетный вход триггера 20, триггер 20 устанавливается в

25 единичное состояние и 2 "з импульсов от генератора 1 тактовых импульсов поступают на счетный вход счетчика 18, причем последним иэ 2"з импульсов счетчик переводится в нулевое состояние и импульс со

30 старшего разряда счетчика поступает через элемент "ИЛИ " 19 на счетный вход триггера

20, устанавливая его в исходное нулевое состояние, и очередные 2" .2" импульсов поступают на счетный вход счетчика 7. фор35 мирования адреса, которыи к моменту х поступления, как и счетчик 9 циклов, находится в нулевое состояние, Задержкой каждой иэ, групп по 2"з импульсов обеспечивается последовательный сдвиг

40 фазы генерируемых синусоидальных сигналов блоком 2 постоянной памяти на Лр=

2л/2"" 2 "з. Формируемый блоком 2 постоянной памяти цифровой синусоидальный сигнал на аналого-цифровом умножителе

45 перемножается с анализируемым аналого- . вым сигналом x(t), а их произведение для каждой серии из 2" периодов синуса йнтегрируется аналоговым интегратором 13 св сбросом, который сбрасывается в исходное .нулевое состояние после генерации 2" периодов синусоидального сигнала с помощью формирователя 11 импульсов, который вырабатывает импульс в момент перехода

55 счетчика 9 циклов в нулевое состояние в момент переключения старшего разряда счетчика 9 циклов из единичного в нулевое состояние триггер 22 в формирователе импульсов переключается в единичное состоя1812518 ние, выдавая высокий потенциал, который сбрасывает аналоговый интегратор со сбросом в нулевое состояние и который, далее пройдя через линию задержки 23 и элемент

ИЛИ 21, сбрасывает триггер 22 в исходное нулевое состояние. Максимальная абсолютная величина вычисленных интегралов по модулю, вычисленному с помощью блока 1 выделения абсолютной величины сигнала, фиксируется амплитудным детектором 15, Эта величина и является искомой величиной. пропорциональной, с точностью до константы, амплитуде синусоидальной составляющей сигнала x(t) на частоте F,.âû÷èñляемой в соответствии с известной

t формулой A(F) max ) f x(t).ç1î(2 лй+ +4t

t-Ь| при подборе величины ф, Установку частоты генератора 1 тактовых импульсов для измерения величин амплитуд синусоидальных составляющих анализируемого сигнала на заданных частотах можно производить либо вручную, либо с использованием микроЗВМ.

Ширина полосы частот анализируемых сигналов при использовании предлагаемого устройства совпадает с шириной полосы частот синусоидального сигнала, воспроизводимого блоком 2 постоянной памяти.

Формула изобретения

Устройство для анализа сигналов в реальном масштабе времени, содержащее генератор, тактовых импульсов с регулируемой частотой, блок постоянной памяти, последовательно соединенные счетчик циклов, формирователь импульсов и элемент ИЛИ, шину установки начальных условий, входную и выходную шины, о т л и5 ча ю щееся тем,,что, сцелью повышения быстродействия, в него введены последовательно соединенные блок сдвига фазы, счетчик формирования адреса и инвертор. последовательно соединенные аналого10 цифровой умножитель, аналоговый интегратор со сбросом, блок выделения абсолютной величины сигнала и амплитудный детектор, выход которого подключен к выходной шине, э второй вход- к шине установки началь15 ных условий. соединенной с первым установочным входом блока сдвига фазы, с установочным входом счетчика формирования адреса, с установочным входом счетчика циклов, с установочным входом

20 формирователя импульсов и вторым входом элемента ИЛИ, входная шина подключена к аналоговому входу аналого-цифрового умножителя, выход генератора тактовых импульсов с регулируемой частотой

25 подключен к сигнальному входу блока сдвига фазы, выходы всех разрядов. кроме старшего, счетчика формирования адреса подключены к входу блока постоянной памяти, своим выходом соединенного с циф30 ровыми входами аналого-цифрового умножителя, выход старшего разряда счетчика циклов подключен к второму установочному, входу блока сдвига фазы,.а выход элемента ИЛИ подключен к входу сброса

35 аналогового интегратора, 1812518

Составитель Л: Устинова

Техред М.Моргентал КорректорТ. Вашкович

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1574 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5