Способ (варианты) и устройство (варианты) оценивания несущей частоты

 

Изобретение относится к радиоизмерительным приборам. Технический результат - повышение помехоустойчивости и точности оценивания несущей частоты за счет более рельефного представления спектра сигнала. Способы оценивания несущей частоты позволяют осуществлять измерение частоты в более жестких условиях приема. Устройства содержат соответственно фазовращатели линии задержки, первый и второй блоки преобразования сигнала, аналого-цифровые преобразователи, блоки преобразования Фурье и определения спектральной плотности мощности, первый и второй блоки памяти, блоки фильтров, блоки управления, блоки определения частоты, блоки преобразования по Гильберту, блоки дискретного косинусного преобразования и определения спектральной плотности мощности, блоки вычисления квадрата модуля аналитического сигнала, блоки вычитания, блоки быстрого преобразования Фурье, блоки обратного быстрого преобразования Фурье, коммутаторы. 12 с. и 14 з.п. ф-лы, 24 ил.

Предлагаемые объекты изобретения объединены единым изобретательским замыслом, относятся к радиоизмерительной технике.

Известен способ измерения частоты аналогового сигнала, см. патент WO 91/04496, МКИ G 01 R 23/00, 4.04.1991. Способ заключается в получении спектральных компонент сигнала из его дискретных отсчетов путем преобразования, определении спектральной компоненты сигнала с наибольшим значением и присвоении частоты данной компоненты частоте оцениваемого сигнала.

Недостатком этого способа является низкие точность и помехоустойчивость оценивания частоты сигнала.

Наиболее близким по своей технической сущности к заявляемому является способ по патенту США, N 4904930, МКИ G 01 R 23/16, 27.02.1990. Способ-прототип заключается в предварительной дискретизации сигнала в пределах полосы частот поиска, вычислении компонент спектральной плотности мощности в дискретных точках методом преобразования Фурье, выделении частотной области F функции спектральной плотности мощности с максимальной концентрацией мощности и вычислении несущей частоты в этой области.

Данный способ позволяет более точно определять несущую частоту сигнала за счет дополнительных вычислений, однако способ-прототип имеет низкую помехоустойчивость.

Известно устройство оценивания несущей частоты аналогового входного сигнала, см. патент WO 91/04496, МКИ G 01 R 23/00, 4.04.1991. Устройство включает последовательно соединенные блок дискретизации входного сигнала, преобразующее устройство для получения спектральных компонент из дискретизированного сигнала, блок определения спектральной компоненты, имеющей наибольшую спектральную величину мощности, и блок присвоения частоты данной компоненты частоте оцениваемого сигнала.

Основным недостатком устройства является его низкая помехоустойчивость.

Наиболее близким к заявленному по своей технической сущности является устройство оценивания несущей частоты, см. патент США, N 4904930, МКИ G 01 R 23/16, 27.05.1990, фиг. 1.

Устройство-прототип с учетом элементов синхронизации содержит последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, группы входов управления которых объединены между собой и выходами управления блока управления, группа адресных входов которого соединена с группами адресных входов первого и второго блока памяти.

Благодаря использованию блока определения частоты повышается точность оценивания.

Недостатком устройства-прототипа является низкая помехоустойчивость.

Целью заявляемых объектов изобретения является разработка способов (варианты) и устройств (варианты) оценивания несущей частоты сигнала, которые обеспечивают повышение помехоустойчивости оценивания несущей частоты.

Способ оценивания несущей частоты (первый вариант).

Поставленная цель в первом варианте заявляемого способа достигается тем, что в известном способе оценивания несущей частоты сигнала, заключающемся в предварительной дискретизации принятого сигнала в пределах полосы частот поиска в первую последовательность дискретных отсчетов P₁, вычислении компонент спектральной плотности мощности в дискретных точках методом преобразования Фурье, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, дополнительно принятый сигнал сдвигают по фазе на /2 и дискретизируют его во вторую последовательность P₂ дискретных отсчетов. Формируют третью последовательность дискретных отсчетов P₃ объемом M 2N-1, где M - общее число дискретных отсчетов, путем перемножения дискретных отсчетов первой последовательности P₁ по формуле: где N - число отсчетов, определяющее длину окна, i - номер дискретного отсчета. Формируют четвертую последовательность дискретных отсчетов P₄ объемом M 2N-1 путем перемножения дискретных отсчетов второй последовательности P₂ по формуле: Формируют пятую последовательность дискретных отсчетов P₅ путем поэлементного сложения дискретных отсчетов третьей P₃ и четвертой P₄ последовательностей. Формируют шестую последовательность дискретных отсчетов P₆ объемом M 2N-1 путем перемножения дискретных отсчетов первой P₁ и второй P₂ последовательностей по формуле: Формируют седьмую последовательность дискретных отсчетов P₇ объемом M 2N-1 путем умножения дискретных отсчетов второй P₂ и первой P₁ последовательностей по формуле: Формируют восьмую последовательность дискретных отсчетов P₈ путем поэлементного вычитания дискретных отсчетов седьмой последовательности P₇ из дискретных отсчетов шестой последовательности P₆. Формируют девятую последовательность дискретных отсчетов P₉ объемом M 2N-1 путем сложения дискретных отсчетов пятой P₅ и восьмой P₈ последовательностей по формуле: P₉(i) = P₅(i) + jP₈(i),
где j - мнимая единица. Преобразуют девятую последовательность P₉ методом дискретного преобразования Фурье.

Способ оценивания несущей частоты (второй вариант).

Поставленная цель во втором варианте заявляемого способа достигается тем, что в известном способе оценивания несущей частоты сигнала, заключающемся в предварительной дискретизации принятого сигнала в пределах полосы частот поиска в первую последовательность дискретных отсчетов P₁, вычислении компонент спектральной плотности мощности в дискретных точках, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, дополнительно принятый сигнал сдвигают по фазе на /2 и дискретизируют его во вторую последовательность дискретных отсчетов P₂. Формируют последовательность произведений R₁(i) объемом M 2N-1, где M - общее число дискретных отсчетов, путем перемножения первой последовательности P₁ по формуле:

где N - число отсчетов, определяющее длину окна, i - номер произведения и дискретного отсчета. Формируют последовательность произведений R₂(i) объемом M 2N-1 путем перемножения дискретных отсчетов второй последовательности P₂ по формуле:

Затем суммируют поэлементно произведения R₁(i) и R₂ и умножают результат суммирования на нормирующий множитель. Полученную последовательность дискретных отсчетов преобразуют методом дискретного косинусного преобразования.

Способ оценивания несущей частоты (третий вариант).

Поставленная цель в третьем варианте заявляемого способа достигается тем, что в известном способе оценивания несущей частоты сигнала, заключающемся в предварительной дискретизации в пределах полосы частот поиска принятого сигнала в первую последовательность дискретных отсчетов P₁, вычислении компонент спектральной плотности мощности в дискретных точках, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, дополнительно принятый сигнал сдвигают по фазе на /2 и дискретизируют его во вторую последовательность дискретных отсчетов P₂. Формируют третью последовательность дискретных отсчетов P₃ объемом M 2N-1, где M - общее число дискретных отсчетов, путем перемножения дискретных отсчетов первой последовательности P₁ по формуле:

где N - число отсчетов, определяющее длину окна, i - номер дискретного отсчета. Формируют четвертую последовательность дискретных отсчетов P₄ объемом M 2N-1 путем перемножения дискретных отсчетов второй последовательности P₂ по формуле:

Формируют пятую последовательность дискретных отсчетов P₅ путем поэлементного сложения дискретных отсчетов третьей P₃ и четвертой P₄ последовательностей. Формируют шестую последовательность дискретных отсчетов P₆ объемом M 2N-1 по формуле:

Формируют седьмую последовательность дискретных отсчетов P₇ объемом M 2N-1 путем перемножения дискретных отсчетов первой P₁ и второй P₂ последовательностей по формуле:

Формируют восьмую последовательность дискретных отсчетов P₈ объемом M 2N-1 путем перемножения дискретных отсчетов второй P₂ и первой P₁ последовательностей по формуле:

Формируют девятую последовательность дискретных отсчетов P₉ путем поэлементного вычитания дискретных отсчетов восьмой последовательности P₈ из дискретных отсчетов седьмой последовательности P₇. Формируют десятую последовательность дискретных отсчетов P₁₀ объемом M 2N-1 по формуле:

Формируют одиннадцатую последовательность дискретных отсчетов P₁₁ путем сложения дискретных отсчетов шестой P₆ и десятой P₁₀ последовательностей по формуле:
P₁₁(i) = P₆(i) + j P₁₀(i), (11)
где j - мнимая единица. Формируют двенадцатую последовательность дискретных отсчетов P₁₂ методом прямого быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов P₁₁. Формируют тринадцатую последовательность дискретных отсчетов P₁₃ методом обратного быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов P₁₁. Формируют четырнадцатую последовательность дискретных отсчетов P₁₄ объемом M 2N-1 путем поэлементного сложения дискретных отсчетов тринадцатой P₁₃ и двенадцатой последовательностей дискретных отсчетов P₁₂ по формуле:
P₁₄(i) = {Rе P₁₂(i) + Re P₁₃(i)} + j{Im P₁₂(i) + Im P₁₃(i)}. (12)
Формируют пятнадцатую последовательность дискретных отсчетов P₁₅ объемом M 2N-1 по формуле:

Формируют шестнадцатую последовательность дискретных отсчетов P₁₆ путем умножения пятнадцатой последовательности дискретных отсчетов P₁₅ на нормирующий множитель. Из полученной последовательности вычисляют компоненты спектральной плотности мощности.

Способ оценивания несущей частоты (четвертый вариант).

Поставленная цель в четвертом варианте заявляемого способа достигается тем, что в известном способе оценивания несущей частоты сигнала, заключающемся в предварительной дискретизации в пределах полосы частот поиска принятого сигнала в первую последовательность дискретных отсчетов P₁, вычислении компонент спектральной плотности мощности в дискретных точках, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, дополнительно после дискретизации сигнала в первую последовательность дискретных отсчетов P₁ над ним выполняют прямое преобразование Фурье, обнуляют спектральные компоненты на частотах, меньших нуля, затем из полученных спектральных компонент формируют промежуточную последовательность дискретных отсчетов P_n методом обратного быстрого преобразования Фурье. Формируют вторую последовательность дискретных отсчетов P₂ объемом М 2N-1, где М - общее число дискретных отсчетов, по формуле:
P₂(i)=Im[P_n(i)].

Формируют третью последовательность дискретных отсчетов P₃ объемом М 2N-1 путем перемножения дискретных отсчетов первой последовательности P₁ по формуле:

где N - число отсчетов, определяющее длину окна, i - номер дискретного отсчета. Формируют четвертую последовательность дискретных отсчетов P₄ объемом М 2N-1 путем перемножения дискретных отсчетов второй последовательности P₂ по формуле:

Формируют пятую последовательность дискретных отсчетов P₅ путем поэлементного сложения дискретных отсчетов третьей P₃ и четвертой P₄ последовательностей. Формируют шестую последовательность дискретных отсчетов P₆ объемом М 2N-1 по формуле:

Формируют седьмую последовательность дискретных отсчетов P₇ объемом М 2N-1 путем перемножения дискретных отсчетов первой P₁ и второй P₂ последовательностей по формуле:

Формируют восьмую последовательность дискретных отсчетов P₈ объемом М 2N-1 путем перемножения дискретных отсчетов второй P₂ и первой P₁ последовательностей по формуле:

Формируют девятую последовательность дискретных отсчетов P₉ путем поэлементного вычитания дискретных отсчетов восьмой последовательности P₈ из дискретных отсчетов седьмой последовательности P₇. Формируют десятую последовательность дискретных отсчетов P₁₀ объемом М 2N-1 по формуле:

Формируют одиннадцатую последовательность дискретных отсчетов P₁₁ путем сложения дискретных отсчетов шестой P₆ и десятой P₁₀ последовательностей по формуле:
P₁₁(i) = P₆(i) + jP₁₀(i), (18а)
где j - мнимая единица. Формируют двенадцатую последовательность дискретных отсчетов P₁₂ методом прямого быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов P₁₁. Формируют тринадцатую последовательность дискретных отсчетов P₁₂ методом обратного быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов P₁₁. Формируют четырнадцатую последовательность дискретных отсчетов P₁₄ объемом М 2N-1 путем поэлементного сложения дискретных отсчетов тринадцатой P₁₃ и двенадцатой последовательностей дискретных отсчетов P₁₂ по формуле:
P₁₄(i) = {Re P₁₂(i) + Re P₁₃(i)} + j{ImP₁₂(i) + Im P₁₃(i)}. (19)
Формируют пятнадцатую последовательность дискретных отсчетов P₁₅ объемом М 2N-1 по формуле:

Формируют шестнадцатую последовательность дискретных отсчетов P₁₆ путем умножения пятнадцатой последовательности дискретных отсчетов P₁₅ на нормирующий множитель. Из полученной последовательности вычисляют компоненты спектральной плотности мощности.

Указанная новая совокупность существенных признаков позволяет осуществлять измерение частоты в более жестких условиях приема, чем и достигается требуемая помехоустойчивость оценивания несущей частоты.

Устройство оценивания несущей частоты (первый вариант).

Поставленная цель в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются информационными выходами устройства оценивания несущей частоты, блок управления, группа адресных выходов которого соединена с группами адресных входов первого и второго блоков памяти, а первая группа управляющих выходов соединена с группами управляющих входов первого и второго блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров и блока определения частоты, дополнительно введены фазовращатель, линия задержки, первый и второй аналого-цифровые преобразователи, первый и второй блоки преобразования сигнала и коммутатор. Информационные входы фазовращателя и линии задержки объединены и соединены с информационным входом устройства оценивания несущей частоты. Информационный вход первого аналого-цифрового преобразователя соединен с выходом линии задержки. Тактовый вход первого аналого-цифрового преобразователя объединен с тактовым входом второго аналого-цифрового преобразователя и соединен с тактовым входом устройства оценивания несущей частоты. Вход разрешения первого аналого-цифрового преобразователя объединен с входом разрешения второго аналого-цифрового преобразователя и выходом разрешения блока управления. Выход готовности первого аналого-цифрового преобразователя соединен с первым входом готовности блока управления. Второй вход готовности блока управления соединен с выходом готовности второго аналого-цифрового преобразователя. Информационный вход второго аналого-цифрового преобразователя соединен с выходом фазовращателя. Информационные выходы второго аналого-цифрового преобразователя соединены с вторыми группами информационных входов первого и второго блоков преобразования сигналов, первые группы информационных входов которых соединены с информационными выходами первого аналого-цифрового преобразователя. N групп информационных выходов каждого блока преобразования сигнала соединены соответственно с первой по N и с N+1 по 2N группами информационных входов коммутатора. Информационные выходы коммутатора соединены с информационными входами первого блока памяти. Адресные входы коммутатора соединены с адресными выходами блока управления. Второй управляющий выход блока управления соединен с входами управления первого и второго блоков преобразования сигнала.

Первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров. Первая и вторая группы информационных входов первого блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработал, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала. N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки. Группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигнала. Каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров. Информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки. Выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i= j, i=1, 2, ..., N. Выходы регистров второй группы RG_2i соединены со вторыми группами входов умножителей X_2j в обратном порядке, когда j=N-i+1. Выходы умножителей являются соответствующей группой выходов тракта обработки. Управляющий вход тракта обработки соединен с управляющими входами всех регистров первой и второй групп.

Второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания. Первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала. Вторые группы информационных входов первого и второго трактов объединены и соединены c второй группой информационных входов второго блока преобразования сигнала. Управляющие входы первого и второго трактов обработки объединены и соединены с входом управления второго блока преобразования сигнала. N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки. Группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала. Каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров. Информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки. Информационные входы N-го регистра второй группы объединены с второй группой информационных входов тракта обработки. Выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i= j, i=1, 2, ..., N. Выходы регистров второй группы RG_2i соединены со вторыми группами входов соответствующих умножителей X_2j, i=j, i=1, 2, ..., N. Выходы умножителей являются соответствующими группами выходов тракта обработки. Управляющий вход тракта обработки соединен с управляющими входами всех регистров первой и второй групп.

Устройство оценивания несущей частоты (второй вариант).

Поставленная цель во втором варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются информационными выходами устройства оценивания несущей частоты, блок управления, группа адресных выходов которого соединена с группами адресных входов первого и второго блоков памяти, а первая группа управляющих выходов соединена с группами управляющих входов первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и блока определения частоты, дополнительно введены аналого-цифровой преобразователь, линия задержки, блок преобразования по Гильберту, первый и второй блоки преобразования сигнала и коммутатор. Информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя соединен c тактовым входом устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя соединен со входом готовности блока управления. Выход разрешения блока управления соединен со входом разрешения аналого-цифрового преобразователя. Выходы аналого-цифрового преобразователя соединены с информационными входами блока преобразования по Гильберту и информационными входами линии задержки. Выходы линии задержки соединены с первыми группами информационных входов первого и второго блоков преобразования сигнала. Вторые группы информационных входов первого и второго блоков преобразования сигнала соединены с выходами блока преобразования по Гильберту. N групп выходов первого блока преобразования сигнала соединены с первой совокупностью из N групп соответствующих информационных входов коммутатора. Вторая совокупность из N групп информационных входов коммутатора соединена с N соответствующих групп выходов второго блока преобразования сигнала. Управляющий вход второго блока преобразования сигнала объединен с управляющим входом первого блока преобразования сигнала и вторым управляющим выходом блока управления. Третий управляющий выход блока управления соединен с управляющими входами линии задержки и блока преобразования по Гильберту. Адресные выходы блока управления соединены с адресными входами коммутатора. Выходы коммутатора соединены с информационными входами первого блока памяти.

Первый и второй блоки преобразования сигнала выполнены аналогично рассмотренным в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (третий вариант).

Поставленная цель в третьем варианте заявленного устройства, реализующего второй вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем блок управления и первый блок памяти, последовательно соединенные блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются информационными выходами устройства оценивания несущей частоты, управляющие входы которого объединены с управляющими входами первого блока памяти, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, дополнительно введены фазовращатель, линия задержки, первый и второй аналого-цифровые преобразователи, блок преобразования сигнала, коммутатор и блок дискретного косинусного преобразования и определения спектральной плотности мощности. Вход фазовращателя объединен с входом линии задержки и соединен с информационным входом устройства оценивания несущей частоты. Выход фазовращателя соединен с информационным входом второго аналого-цифрового преобразователя. Тактовый вход второго аналого-цифрового преобразователя объединен с тактовым входом первого аналого-цифрового преобразователя и соединен с тактовым входом устройства оценивания несущей частоты. Выход готовности второго аналого-цифрового преобразователя соединен с вторым входом готовности блока управления. Первый вход готовности блока управления соединен с выходом готовности первого аналого-цифрового преобразователя. Вход разрешения первого аналого-цифрового преобразователя объединен с входом разрешения второго аналого-цифрового преобразователя и выходом разрешения блока управления. Информационные выходы первого аналого-цифрового преобразователя соединены с первой группой информационных входов блока преобразования сигнала. Вторая группа информационных входов блока преобразования сигнала соединена с информационными выходами второго аналого-цифрового преобразователя. Управляющий вход блока преобразования сигнала соединен со вторым управляющим выходом блока управления. N групп выходов блока преобразования сигнала соединены с соответствующими N группами входов коммутатора. Адресные входы коммутатора объединены с адресными входами первого блока памяти. Информационные выходы коммутатора соединены с информационными входами первого блока памяти. Выходы первого блока памяти соединены с информационными входами блока дискретного косинусного преобразования и определения спектральной плотности мощности. Управляющие входы блока дискретного косинусного преобразования и определения спектральной плотности мощности соединены с первой группой управляющих выходов блока управления, а выходы соединены с информационными входами блока фильтров.

Блок преобразования сигнала выполнен аналогично первому блоку преобразования сигнала, рассмотренному в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (четвертый вариант).

Поставленная цель в четвертом варианте заявленного устройства, реализующего второй вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем первый блок памяти, блок управления, последовательно соединенные блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а управляющие входы объединены с управляющими входами первого блока памяти, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, дополнительно введены аналого-цифровой преобразователь, линия задержки, блок преобразования по Гильберту, блок преобразования сигнала, коммутатор и блок дискретного косинусного преобразования и определения спектральной плотности мощности. Информационный вход аналого-цифрового преобразователя является информационным входом устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя соединен с тактовым входом устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя соединен с входом готовности блока управления. Разрешающий выход блока управления соединен со входом разрешения аналого-цифрового преобразователя. Информационные выходы аналого-цифрового преобразователя соединены с информационными входами блока преобразования по Гильберту и информационными входами линии задержки. Выходы линии задержки соединены с первой группой информационных входов блока преобразования сигнала. Вторая группа информационных входов блока преобразования сигнала соединена с выходами блока преобразования по Гильберту. N групп информационных выходов блока преобразования сигнала соединены с соответствующими N группами информационных входов коммутатора. Адресные входы коммутатора объединены с адресными входами первого блока памяти. Информационные выходы коммутатора объединены с информационными входами первого блока памяти. Выходы первого блока памяти соединены с информационными входами блока дискретного косинусного преобразования и определения спектральной плотности мощности. Информационные выходы блока дискретного косинусного преобразования и определения спектральной плотности мощности соединены с информационными входами блока фильтров. Входы управления блока дискретного косинусного преобразования и определения спектральной плотности мощности соединены с первой группой управляющих выходов блока управления. Второй выход управления блока управления соединен с входами управления линии задержки и блока преобразования по Гильберту. Третий выход управления блока управления соединен c входом управления блока преобразования сигнала.

Блок преобразования сигнала выполнен аналогично первому блоку преобразования сигнала, рассмотренному в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (пятый вариант).

Поставленная цель в пятом варианте заявленного устройства, реализующего третий вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а управляющие входы объединены с управляющими входами первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, дополнительно введены фазовращатель, линия задержки, первый и второй аналого-цифровые преобразователи, первый и второй коммутаторы, блок быстрого преобразования Фурье, блок обратного быстрого преобразования Фурье, третий, четвертый, пятый и шестой блоки памяти, сумматор, блок вычитания, первый, второй и третий регистры и блок вычисления квадрата модуля аналитического сигнала. Вход линии задержки объединен с входом фазовращателя и информационным входом устройства оценивания несущей частоты. Выход линии задержки соединен с информационным входом первого аналого-цифрового преобразователя. Тактовый вход первого аналого-цифрового преобразователя объединен с тактовым входом второго аналого-цифрового преобразователя и тактовым входом устройства оценивания несущей частоты. Вход разрешения первого аналого-цифрового преобразователя объединен с входом разрешения второго аналого-цифрового преобразователя и выходом разрешения блока управления. Первый вход готовности блока управления соединен с выходом готовности первого аналого-цифрового преобразователя. Второй вход готовности блока управления соединен с выходом готовности второго аналого-цифрового преобразователя. Информационный вход второго аналого-цифрового преобразователя соединен с выходом фазовращателя. Выходы второго аналого-цифрового преобразователя соединены c информационными входами первого регистра и вторыми группами информационных входов первого и второго блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами первого аналого-цифрового преобразователя и информационными входами второго регистра. Выходы второго регистра соединены с второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала соединена с выходами первого регистра. Управляющий вход первого регистра объединен с управляющим входом второго регистра и вторым управляющим выходом блока управления. Третий управляющий выход блока управления соединен с входом управления первого блока преобразования сигнала и входом управления второго блока преобразования сигнала. N групп выходов второго блока преобразования сигнала соединены с соответствующими N группами информационных входов второго коммутатора. Адресные входы коммутатора объединены с адресными входами первого, третьего, четвертого, пятого и шестого блоков памяти и адресными входами первого коммутатора. N групп информационных входов коммутатора соединены с соответствующими N группами выходов первого блока преобразования сигнала. Выходы коммутатора соединены с информационными входами третьего блока памяти. Выходы третьего блока памяти соединены с информационными входами блока быстрого преобразования Фурье. Выходы блока быстрого преобразования Фурье соединены с информационными входами пятого блока памяти. Выходы пятого блока памяти соединены с первой группой информационных входов сумматора. Управляющие входы пятого блока памяти объединены с управляющими входами третьего блока памяти, блока быстрого преобразования Фурье, блока обратного быстрого преобразования Фурье, шестого бока памяти, первой группой управляющих выходов блока управления и управляющими входами четвертого блока памяти. Информационные входы четвертого блока памяти соединены с выходами второго коммутатора. Выходы четвертого блока памяти соединены с информационными входами блока обратного быстрого преобразования Фурье. Выходы блока обратного быстрого преобразования Фурье соединены с информационными входами шестого блока памяти. Выходы шестого блока памяти соединены с второй группой информационных входов сумматора. Управляющий вход сумматора соединен с четвертым управляющим выходом блока управления. Выходы сумматора соединены с группой входов уменьшаемого блока вычитания, группа входов вычитаемого которого соединена с выходами третьего регистра. Информационные входы третьего регистра соединены с выходами блока вычисления квадрата модуля аналитического сигнала. Вход записи третьего регистра с выходом записи блока управления. Вход считывания третьего регистра соединен с выходом считывания блока управления. Пятый управляющий выход блока управления соединен со входом управления блока вычитания. Выходы блока вычитания соединены с информационными входами первого блока памяти.

Первый и второй блоки преобразования сигнала выполнены аналогично рассмотренным в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (шестой вариант).

Поставленная цель в шестом варианте заявленного устройства, реализующего третий вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а входы управления объединены со входами управления первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена c адресными входами первого и второго блоков памяти, дополнительно введены аналого-цифровой преобразователь, линия задержки, блок преобразования по Гильберту, третий, четвертый, пятый и шестой блоки памяти, первый и второй коммутаторы, первый и второй блоки преобразования сигнала, блок быстрого преобразования Фурье, блок обратного быстрого преобразования Фурье, сумматор, первый, второй и третий регистры, блок вычисления квадрата модуля аналитического сигнала и блок вычитания. Информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя соединен с тактовым входом устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя соединен с входом готовности блока управления. Выход разрешения блока управления соединен с входом разрешения аналого-цифрового преобразователя. Выходы аналого-цифрового преобразователя соединены с информационными входами блока преобразования по Гильберту и информационными входами линии задержки. Выходы линии задержки соединены с информационными входами второго регистра, первой группой информационных входов первого блока преобразования сигнала и первой группой информационных входов второго блока преобразования сигнала. Вторая группа информационных входов второго блока преобразования сигнала объединена с информационными входами первого регистра, выходами блока преобразования по Гильберту и второй группой информационных входов первого блока преобразования сигнала. N групп выходов первого блока преобразования сигнала соединены с соответствующими N группами информационных входов первого коммутатора. Выходы первого коммутатора соединены с информационными входами третьего блока памяти. Адресные входы первого коммутатора объединены с адресными входами третьего, четвертого, пятого и шестого блоков памяти, группой адресных выходов блока управления и адресными входами второго коммутатора. N групп информационных входов второго коммутатора соединены с соответствующими N группами выходов второго блока преобразования сигнала. Выходы второго коммутатора соединены с информационными входами четвертого блока памяти. Входы управления четвертого блока памяти объединены с входами управления блока быстрого преобразования Фурье, блока обратного быстрого преобразования Фурье, входами управления пятого и шестого блоков памяти, первой группой управляющих выходов блока управления и управляющими входами третьего блока памяти. Выходы третьего блока памяти соединены с информационными входами блока быстрого преобразования Фурье. Выходы блока быстрого преобразования Фурье соединены с информационными входами пятого блока памяти. Выходы пятого блока памяти соединены с первой группой информационных входов сумматора. Вторая группа информационных входов сумматора соединена с выходами шестого блока памяти. Информационные входы шестого блока памяти соединены с выходами блока обратного быстрого преобразования Фурье. Информационные входы блока обратного быстрого преобразования Фурье соединены с выходами четвертого блока памяти. Выходы сумматора соединены с входами уменьшаемого блока вычитания. Входы вычитаемого блока вычитания соединены с выходами третьего регистра. Информационные входы третьего регистра соединены с выходами блока вычисления квадрата модуля аналитического сигнала. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала соединена с выходами первого регистра. Вторая группа информационных входов блока вычисления квадрата модуля аналитического сигнала соединена с выходами второго регистра. Управляющий вход второго регистра объединен с управляющим входом первого регистра и вторым управляющим выходом блока управления. Выход записи блока управления соединен с входом записи третьего регистра. Вход считывания третьего регистра соединен c выходом считывания блока управления. Третий управляющий выход блока управления соединен c управляющим входом блока вычитания. Выходы блока управления соединены с информационными входами первого блока памяти. Управляющий вход линии задержки объединен с входами управления блока преобразования по Гильберту и четвертым управляющим выходом блока управления. Пятый управляющий выход блока управления соединен с управляющими входами первого и второго блоков преобразования сигнала. Шестой управляющий выход блока управления соединен с управляющим входом сумматора.

Первый и второй блоки преобразования сигнала выполнены аналогично рассмотренным в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (седьмой вариант).

Поставленная цель в седьмом варианте заявленного устройства, реализующего четвертый вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а входы управления объединены с входами управления первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, дополнительно введены аналого-цифровой преобразователь, первый и второй блоки быстрого преобразования Фурье, первый и второй блоки обратного быстрого преобразования Фурье, третий, четвертый, пятый, шестой, седьмой и восьмой блоки памяти, первый и второй блоки преобразования сигнала, первый и второй коммутаторы, первый, второй и третий регистры, блок вычисления квадрата модуля аналитического сигнала, блок вычитания и сумматор. Информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя соединен с тактовым входом устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя соединен со входом готовности блока управления. Вход разрешения аналого-цифрового преобразователя соединен с выходом разрешения блока управления. Выходы аналого-цифрового преобразователя соединены с информационными входами первого блока быстрого преобразования Фурье. Выходы первого блока быстрого преобразования Фурье соединены с информационными входами первого блока обратного быстрого преобразования Фурье. Выходы первого блока обратного быстрого преобразования Фурье соединены с информационными входами третьего блока памяти и информационными входами четвертого блока памяти. Выходы четвертого блока памяти соединены с информационными входами первого регистра и вторыми группами входов первого и второго блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами третьего блока памяти и информационными входами второго регистра. Выходы второго регистра соединены с второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала соединена с выходами первого регистра. Управляющий вход первого регистра объединен с управляющим входом второго регистра и вторым управляющим выходом блока управления. Третий управляющий выход блока управления соединен с управляющим входом второго блока преобразования сигнала и управляющим входом первого блока преобразования сигнала. N групп выходов первого блока преобразования сигнала соединены с соответствующими N группами информационных входов первого коммутатора. Входы первого коммутатора соединены с информационными входами пятого блока памяти. Выходы пятого блока памяти соединены с информационными входами второго блока быстрого преобразования Фурье. Выходы второго блока быстрого преобразования Фурье соединены с информационными входами седьмого блока памяти. Выходы (седьмого блока памяти соединены с первой группой информационных входов сумматора. Вторая группа информационных входов сумматора соединена с выходами восьмого блока памяти. Информационные входы восьмого блока памяти соединены с выходами второго блока обратного быстрого преобразования Фурье. Информационные входы второго блока обратного быстрого преобразования Фурье соединены с выходами шестого блока памяти. Информационные входы шестого блока памяти соединены с выходами второго коммутатора. N групп информационных входов второго коммутатора соединены с соответствующими N группами выходов второго блока преобразования сигнала. Адресные входы второго бока преобразования сигнала объединены с адресными входами третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти, адресными входами первого коммутатора и группой адресных выходов блока управления. Четвертый управляющий выход блока управления соединен с управляющим входом сумматора. Выходы сумматора соединены с группой входов уменьшаемого блока вычитания, группа входов вычитаемого которого соединена с выходами третьего регистра. Информационные входы третьего регистра соединены с выходами блока вычисления квадрата модуля аналитического сигнала. Вход записи третьего регистра соединен с выходом записи блока управления. Вход считывания третьего регистра соединен с выходом считывания блока управления. Первая группа управляющих выходов блока управления соединена с входами управления первого и второго блоков быстрого преобразования Фурье, первого и второго блоков обратного быстрого преобразования Фурье, входами управления третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти. Пятый управляющий выход блока управления соединен со входом управления блока вычитания. Выходы блока вычитания соединены с информационными входами первого блока памяти.

Первый и второй блоки преобразования сигнала выполнены аналогично рассмотренным в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (восьмой вариант).

Поставленная цель в восьмом варианте заявленного устройства, реализующего четвертый вариант способа оценивания несущей частоты сигнала, достигается тем, что в известном устройстве оценивания несущей частоты, содержащем блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а управляющие входы объединены с управляющими входами первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, дополнительно введены аналого-цифровой преобразователь, первый и второй блоки быстрого преобразования Фурье, первый и второй блоки обратного быстрого преобразования Фурье, третий, четвертый, пятый, шестой, седьмой и восьмой блоки памяти, первый и второй блоки преобразования сигнала, первый и второй коммутаторы, первый, второй и третий регистры, блок вычисления квадрата модуля аналитического сигнала, блок вычитания и сумматор. Информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя соединен с тактовым входом устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя соединен с входом готовности блока управления. Вход разрешения аналого-цифрового преобразователя соединен с выходом разрешения блока управления. Выходы аналого-цифрового преобразователя соединены с информационными входами третьего блока памяти и информационными входами первого блока быстрого преобразования Фурье. Выходы первого блока быстрого преобразования Фурье соединены с информационными входами первого блока обратного быстрого преобразования Фурье. Выходы первого блока обратного быстрого преобразования Фурье соединены с информационными входами четвертого блока памяти. Выходы четвертого блока памяти соединены с информационными входами первого регистра, вторыми группами информационных входов первого и второго блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами третьего блока памяти и информационными входами второго регистра. Выходы второго регистра соединены с второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала соединена с выходами первого регистра. Управляющий вход первого регистра соединен с управляющим входом второго регистра и вторым управляющим выходом блока управления. Третий управляющий выход блока управления соединен с управляющим входом первого блока преобразования сигнала и управляющим входом второго блока преобразования сигнала. N групп выходов второго блока преобразования сигнала соединены с соответствующими N группами информационных входов второго коммутатора. Выходы второго коммутатора соединены с. информационными входами шестого блока памяти. Выходы шестого блока памяти соединены с информационными входами второго блока обратного быстрого преобразования Фурье. Выходы второго блока обратного быстрого преобразования Фурье соединены с информационными входами восьмого блока памяти. Выходы восьмого блока памяти соединены со второй группой информационных входов сумматора. Первая группа информационных входов сумматора соединена с выходами седьмого блока памяти. Информационные входы седьмого блока памяти соединены с выходами второго блока быстрого преобразования Фурье. Информационные входы второго быстрого преобразования Фурье соединены с выходами пятого блока памяти. Информационные входы пятого блока памяти с выходами первого коммутатора. N групп информационных входов первого коммутатора соединены с соответствующими N группами выходов первого
блока преобразования сигнала. Адресные входы первого коммутатора объединены с адресными входами третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти, адресными входами второго коммутатора и группой адресных выходов блока управления. Первая группа управляющих выходов блока управления соединена с управляющими входами первого и второго блока быстрого преобразования Фурье, первого и второго блоков обратного быстрого преобразования Фурье, входами управления третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти. Четвертый управляющий выход блока управления соединен с управляющим входом сумматора. Выходы сумматора соединены со входами уменьшаемого блока вычитания, группа входов вычитаемого которого соединена с выходами третьего регистра. Информационные входы третьего регистра соединены с выходами блока вычисления квадрата модуля аналитического сигнала. Вход записи третьего регистра соединен с выходом записи блока управления. Вход считывания третьего регистра соединен с выходом считывания блока управления. Пятый управляющий выход блока управления соединен с управляющим входом блока вычитания. Выходы блока вычитания соединены с информационными входами первого блока памяти.

Первый и второй блоки преобразования сигнала выполнены аналогично рассмотренным в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Перечисленная новая совокупность существенных признаков заявленных устройств (варианты) обеспечивает высокую помехоустойчивость оценивания несущей частоты сигнала. Это достигается тем, что предлагаемые устройства обеспечивают более рельефное представление спектра сигнала за счет адаптивности устройств к изменению параметров сигнала в любой момент времени.

На фиг. 1 на 2-х листах приведены рисунки, поясняющие сущность заявленного первого варианта способа оценивания несущей частоты сигнала;
на фиг. 2 на 2-х листах приведены рисунки, поясняющие сущность заявленного второго варианта способа оценивания несущей частоты сигнала;
на фиг. 3 на 4-х листах приведены рисунки, поясняющие сущность заявленного третьего варианта способа оценивания несущей частоты сигнала;
на фиг. 4 на 4-х листах приведены рисунки, поясняющие сущность заявленного четвертого варианта способа оценивания несущей частоты сигнала;
на фиг. 5 приведена общая структурная схема заявленного первого варианта устройства оценивания несущей частоты, реализующего первый вариант способа оценивания несущей частоты сигнала;
на фиг. 6 приведена схема реализации первого блока преобразования сигнала;
на фиг. 7 приведена схема реализации второго блока преобразования сигнала;
на фиг. 8 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 5 пунктирной линией;
на фиг. 9 приведена структурная схема линии задержки;
на фиг. 10 приведена общая структурная схема заявленного второго варианта устройства оценивания несущей частоты, реализующего первый вариант способа оценивания несущей частоты сигнала;
на фиг. 11 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 10 пунктирной линией;
на фиг. 12 приведена структурная схема блока преобразования по Гильберту;
на фиг. 13 приведена общая структурная схема заявленного третьего варианта устройства оценивания несущей частоты, реализующего второй вариант способа оценивания несущей частоты сигнала;
на фиг. 14 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 13 пунктирной линией;
на фиг. 15 приведена общая структурная схема заявленного четвертого варианта устройства оценивания несущей частоты, реализующего второй вариант способа оценивания несущей частоты сигнала;
на фиг. 16 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 15 пунктирной линией;
на фиг. 17 приведена общая структурная схема заявленного пятого варианта устройства оценивания несущей частоты, реализующего третий вариант способа оценивания несущей частоты сигнала;
на фиг. 18 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 17 пунктирной линией;
на фиг. 19 приведена общая структурная схема заявленного шестого варианта устройства оценивания несущей частоты, реализующего третий вариант способа оценивания несущей частоты сигнала;
на фиг. 20 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 19 пунктирной линией;
на фиг. 21 приведена общая структурная схема заявленного седьмого варианта устройства оценивания несущей частоты, реализующего четвертый вариант способа оценивания несущей частоты сигнала;
на фиг. 22 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 21 пунктирной линией;
на фиг. 23 приведена общая структурная схема заявленного восьмого варианта устройства оценивания несущей частоты, реализующего четвертый вариант способа оценивания несущей частоты сигнала;
на фиг. 24 приведена структурная схема устройства, реализующего блоки, выделенные на фиг. 23 пунктирной линией;
Реализация заявленного способа (варианты) оценивания несущей частоты сигнала объясняется следующим образом (соответственно фиг. 1, 2, 3, 4).

Известны измерители частоты сигналов, базирующиеся на использовании преобразования Фурье вида

где h((t- ) - весовая функция, которая часто представляется либо прямоугольным импульсом заданной длительности Т или гауссовой функцией длительностью Т на уровне 0,606, f - частота, t - время.

Главный недостаток измерителей частоты, основанных на (21), заключается в том, что длительность весовой функции должна быть соизмеримой с периодом возможных изменений спектральной структуры оцениваемого процесса. Следовательно, в зависимости от класса обрабатываемых процессов необходима оперативная подстройка измерителя под соответствующий процесс, что наталкивается на серьезные технологические проблемы изменения элементов соответствующей фильтровой системы. С этой точки зрения переход на методы цифровой обработки сигналов (ЦОС) позволяет проще адаптироваться к условиям сигнальной обстановки, что и сделано в прототипе. Однако при увеличении скорости измерения спектральной структуры сигналов уменьшение периода измерений (что наблюдается в прототипе) приводит к естественному ухудшению разрешающей способности по частоте. Для преодоления указанного недостатка предлагается отказаться от фильтровых методов и перейти к интерференционным. Для этих целей воспользуемся известным распределением Вигнера [Коэн Л. Время-частотные преобразования: Обзор //ТИИЭР, 1989, т.77, N 10, -с. 72-120]

где аналитический сигнал, сигнал, преобразованный по Гильберту, Z^*_a(t-/2) - сигнал комплексносопряженный. В [On the eocus and spred of pseudo-density functions in the time-frequency plane by A.J.E.M. Jaussen Philips Journal of Reseurch, - 1982, Vol. 37, M 3, - p. 79-110] доказано, что распределение Вигнера из класса частотно-временных функций второго порядка является оптимальным в смысле локализации энергии однокомпонентного сигнала в континууме точек мгновенной частоты. Так как преобразование Фурье является частным случаем частотно-временных распределений [Коэн Л. Время-частотные преобразования: Обзор //ТИИЭР, 1989, т. 77, N 10, - с. 72-120], то распределение Вигнера является лучшим, чем преобразование Фурье.

Как видно, в основе выражения (22), также как и в выражении (21), находится преобразование Фурье. Главный недостаток здесь заключается в том, что выражение (22) неприспособлено для обработки непрерывных излучений. Поэтому воспользуемся псевдораспределением Вигнера, записанным в форме [Claaser T.A. C. M. , Mecklenbrauker W.F.G. The Wigner distrihition - a tool for time-frequency signal analisis. Part 1, 2, 3. //Philips J.Res., 1980, Vol. 35, N 3, 4/5, 6- p. 217-250, 276-300, 372-389]

где u(/2) - весовая функция анализа.

Псевдораспределение Вигнера вида (23) будет давать лучшие результаты при оценивании несущей частоты, в том числе в случаях, когда сигналы формируются из фрагментов отрезков синусоид (к ним относятся сигналы с фазовой манипуляцией несущей частоты). Действительно, сопоставительный анализ выражений (21) и (23) позволяет рассматривать их как свертку сигнала z(t) с некоторыми функциями. В первом случае эти функции являются откликами фильтров с заданными параметрами средней частоты и полосы пропускания, форма АЧХ и ФЧХ которых не меняется в процессе обработки. Во втором (предлагаемом) случае отклики "условных" фильтров определяются отрабатываемой реализацией сигнала (в выражении (23) осуществляется свертка сигнала с его копией, претерпевающей соответствующие частотные и фазовые сдвиги), т.е. реализуется процедура согласованного приема в каждый момент времени на частоте реализации сигнала. Параметры "условных" фильтров адаптивны к входящему процессу таким образом, что условия согласованного приема для принимаемой реализации сигнала выполняются для соответствующего значения ее мгновенной частоты. Очевидно, что энергетика спектра Вигнера в этом случае будет лучше, чем простого преобразования Фурье. Этот спектр более рельефен, что позволяет более точно оценивать несущую частоту сигнала при более низких отношениях сигнал/шум. Об этом свидетельствуют, в частности, исследования, приведенные в:
[Алексеев А. А. , Чеченов С.Ю., Кириллов А.Б. Анализ сигналов на основе функций распределений мощности в условиях многосигнального воздействия // Радиотехника. - 1993. - N 10-12. - С. 32-37];
[Алексеев А.А., Аладинский В.А., Чеченев С.Ю. Функции распределения мощности сигналов и обобщение понятий теории цепей и радиотехники // Радиотехника. - 1991. - N 11. - С. 62-63];
[Алексеев А.А., Аладинский В.А. Алгоритм фильтрации параметров сигналов на основе частотно-временных распределений мощности // Радиоэлектроника (Изв. высш. учебн. заведений). - 1989. -Т. 32. - N 3.- С. 3-6].

Поясним суть предлагаемого способа.

Для этого представим выражение (23) в дискретной форме из предположения прямоугольной функции окна длиной N:

где M2N-1.

Остановимся на реализации первого варианта способа.

При n=0:

Реализация выражения (25) поясняется фиг. 1.

Сигнал, изображенный на фиг. 1а, и сдвинутый по Гильберту [Л. Рабинер, Б. Гоулд. Теория и применение цифровой обработки сигналов. -М.: Мир, 1978, -с. 81-88.], приведенный на фиг. 1б, дискретизируют соответственно в первую (фиг. 1в) и вторую (фиг. 1г) последовательности (номера последовательностей справа). Затем формируют третью и четвертую последовательности путем выполнения умножений в первой и второй последовательностях (фиг. 1д, е).

Затем полученные произведения складывают поэлементно, так что (-3)-й элемент третьей последовательности складывают с (-3)-им элементом четвертой последовательности, (-2)-й элемент третьей последовательности складывают с (-2)-ым элементом четвертой последовательности и т.д. Так формируется пятая последовательность, приведенная на фиг. 1ж.

Одновременно элементы первой последовательности (фиг. 18) умножаются на элементы второй последовательности (фиг. 1и), образуя шестую последовательность, приведенную на фиг. 1к, а элементы второй последовательности умножаются на элементы первой последовательности, образуя седьмую последовательность (фиг. 1л).

Затем из дискретных отсчетов шестой последовательности поэлементно вычитаются дискретные отсчеты седьмой последовательности так, что из значения (-3)-го дискретного отсчета шестой последовательности вычитают значение (-3)-го дискретного отсчета седьмой последовательности, а значения (-2)-го дискретного отсчета шестой последовательности вычитают значения (-2)-го дискретного отсчета седьмой последовательности и т.д. При этом формируется (-3)-й, (-2)-й, ... дискретный отсчет восьмой последовательности, показанный на фиг. 1м.

Дискретные отсчеты пятой и восьмой последовательностей образуют единую комплексную последовательность A (m), над которой производят дискретное преобразование Фурье [Л. Рабинер, Б. Гоулд. Теория и применение цифровой обработки сигналов. -М.: Мир, 1978, -с. 62-72.]. Результатом этого преобразования является комплексная последовательность B(k) (фиг. 1н, о), из которой определяют спектр мощности (фиг. 1н). Далее рассчитывают несущую частоту так же, как и в прототипе.

Поясним особенности второго варианта способа оценивания несущей частоты.

По определению распределение Вигнера - действительная функция [Claaser T. A.C.M., Mecklenbrauker W.F.G. The Wigner distrihition - a tool for time-frequency signal analisis. Part 1, 2, 3. //Philips J.Res., 1980, Vol. 35, N 3, 4/5, 6 - p. 217-250, 276-300, 372-389]. Поэтому его можно преобразовать, если взять реальную часть от выражения (24), к виду

Воспользовавшись известными свойствами преобразования Гильберта [Трахман А. М. Введение в обобщенную спектральную теорию сигналов. -М.: Советское радио, 1972] , а также свойствами симметрии относительно m=0 функций z (-m)z(m) и можно получить выражение

а при n=0
(27)
Следовательно, для вычисления псевдораспределения Вигнера необходимо вычислить дискретное косинусное преобразование Фурье [Методы передачи изображений. Сокращение избыточности /Под ред. У. К. Претта. -М.: Радио и связь, 1983, - 264 с; Киволовиц П. Сжатие изображений по стандарту JPEG //Мир ПК. , 1992, N 4, - с. 46-51; Ахмед Н., Рао И.Р. Ортогональные преобразования при обработке цифровых сигналов. - М.: Связь, 1980, - 248 с.] последовательности данных, полученных из исходного сигнала в соответствии с выражением в квадратных скобках формулы (27).

Последовательность действий демонстрируется на фиг. 2. Здесь из первой и второй последовательностей (фиг. 2в, г) формируют произведения R₁ и R₂ (фиг. 2д, е). При этом 0-й элемент R₁ есть результат умножения 0-го дискретного отсчета первой последовательности на 0-й элемент этой же последовательности первый элемент R₁ является результатом умножения 1-го и (-1)-го дискретного отсчетов первой последовательности и т. д. 0-й элемент R₂ есть результат зультат умножения самого на себя 0-го элемента второй последовательности, 1-й элемент R₂ является результатом умножения 1-го и (-1)-го элемента второй последовательности и т.д.

Затем R₁ и R₂ поэлементно суммируют (фиг. 2ж) и умножают на 4 (фиг. 2з). Над полученной комплексной последовательностью A (m) выполняют дискретное косинусное преобразование, получая последовательность B(k), приведенную на фиг. 2к, л, а из последней получают спектр мощности путем определения модуля реальной части B(k).

Рассмотрим особенности третьего варианта оценивания несущей частоты.

Преобразуем выражение (24) следующим образом:

где M=2N.

Формирование пятой и девятой последовательностей (фиг. 3ж, п) происходит подобным образом, как и пятой и восьмой последовательностей первого варианта (фиг. 1ж, м). Особенность в том, что, так как предел изменения m лежит от нуля до N-1, то количество дискретных отсчетов в пятой и девятой последовательностях меньше для данного варианта. Поэтому для формирования последовательности A(m), приведенной на фиг. 3з, п, пятую и девятую последовательности дополняют нулями. Затем над одиннадцатой последовательностью A(m)= P₆(i)+jP₁₀(i) выполняют прямое быстрое преобразование Фурье, получая соответственно двенадцатую B₁(k) и тринадцатую B₂(k) последовательности дискретных отсчетов (фиг. 3р, с, т, у). После этого реальные части последовательностей дискретных отсчетов B₁(k) и B₂(k) поэлементно складывают и мнимые части этих последовательностей поэлементно складывают. Результатом является четырнадцатая последовательность дискретных отсчетов, приведенная на фиг. 3ф, х. После вычитания из реальной части четырнадцатой последовательности в точке k=0 величины получаем пятнадцатую последовательность дискретных отсчетов (фиг. 3ш, щ). Последнюю последовательность умножают на нормирующий множитель для получения шестнадцатой последовательности, а затем вычисляют спектр мощности.

Рассмотрим особенности четвертого варианта оценивания несущей частоты.

Отличие от третьего варианта оценивания несущей частоты заключается в том, что здесь не используется преобразование Гильберта. Сдвинутый по Гильберту [Improved Time-Freqency Representation of Multicomponent Signals Using Exponential Kernels. HYUNG-iee CHOi and Wielian J. Wieliaun IEE Transactions on cecoustics speechand signal processing, 1989, Vol. 37, N 6,-p. 868] сигнал получают из несдвинутого. Для этого исходный сигнал дискретизируют, затем выполняют на ним быстрое преобразование Фурье (фиг. 4г, д). Затем значение спектральных составляющих на частотах меньших нуля обнуляют (фиг. 4е, е), получая последовательность B₀(k) и над ней выполняют быстрое преобразование Фурье. Получают промежуточную последовательность (фиг. 4ж, з), реальная часть которой есть дискретный сигнал (первая последовательность), а мнимая часть - сдвинутая по Гильберту последовательность дискретных отсчетов (вторая последовательность). Дальнейшая последовательность действий аналогична изложенной в третьем варианте оценивания несущей частоты.

Устройство оценивания несущей частоты (первый вариант).

Первый вариант устройства оценивания несущей частоты, реализующего первый вариант способа оценивания несущей частоты сигнала, показанный на фиг. 5, состоит из фазовращателя 1, линии задержки 2, первого 3 и второго 4 аналого-цифровых преобразователей, первого 5 и второго 6 блоков преобразования сигнала, коммутатора 7, первого 8 и второго 11 блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности 9, блока фильтров 10, блока управления 12 и блока определения частоты 13. Выходы блока определения частоты 13 являются информационными выходами устройства оценивания несущей частоты. Группа адресных выходов блока управления 12 соединена с группами адресных входов первого 8 и второго 11 блоков памяти. Первая группа управляющих выходов блока управления 12 соединена с группами управляющих входов первого 8 и второго 11 блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности 9, блока фильтров 10 и блока определения частоты 13. Информационные входы фазовращателя 1 и линии задержки 2 объединены и соединены с информационным входом 14 устройства оценивания несущей частоты. Информационный вход первого аналого-цифрового преобразователя 3 соединен с выходом линии задержки 2. Тактовый вход первого аналого-цифрового преобразователя 3 объединен с тактовым входом второго аналого-цифрового преобразователя 4 и соединен с тактовым входом 15 устройства оценивания несущей частоты. Вход разрешения первого аналого-цифрового преобразователя 3 объединен с входом разрешения второго аналого-цифрового преобразователя 4 и выходом разрешения блока управления 12. Выход готовности первого аналого-цифрового преобразователя 3 соединен с первым входом готовности блока управления 12. Второй вход готовности блока управления 12 соединен с выходом готовности второго аналого-цифрового преобразователя 4. Информационный вход второго аналого-цифрового преобразователя 4 соединен с выходами фазовращателя 1. Информационные выходы второго аналого-цифрового преобразователя 4 соединены со вторыми группами информационных входов первого 5 и второго 6 блоков преобразования сигналов. Первые группы информационных входов первого 5 и второго 6 блоков преобразования сигналов соединены с информационными выходами первого аналого-цифрового преобразователя 3. N групп информационных выходов каждого блока преобразования сигнала соединены соответственно с первой по N и с N+1 по 2N группами информационных входов коммутатора 7. Информационные выходы коммутатора 7 соединены с информационными входами первого блока памяти 8. Адресные входы коммутатора 7 соединены с адресными выходами блока управления 12. Второй управляющий выход блока управления 12 соединен с входами управления первого 5 и второго 6 блоков преобразования сигнала.

Первый блок преобразования сигнала 5, показанный на фиг. 6, состоит из двух 5A и 5B идентичных трактов обработки, N сумматоров 541, 542, ..., 54N, двух групп из N регистров 511, 512, ..., 51N, 531, 532, ..., 53N и N умножителей 521, 522, ..., 52N. Первая и вторая группы информационных входов первого блока преобразования сигнала 5 соединены с информационными входами соответственно первого 5A и второго 5B трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала 5. N групп выходов первого тракта 5A обработки соединены соответственно с первыми группами входов N сумматоров 541, 542, ..., 54N, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки 5В. Группы выходов N сумматоров 541, 542, ..., 54N являются N группами информационных выходов первого блока преобразования сигнала 5. Информационные входы первого регистра 511 первой группы регистров объединены с информационными входами N-го регистра 53N второй группы регистров и соединены с группой информационных входов соответствующего тракта обработки. Выходы регистров первой группы 511, 512, ..., 51N соединены с первыми группами входов соответствующих умножителей 521, 522, ..., 52N. Выходы регистров второй группы 531, 532, ..., 53N соединены со вторыми группами входов умножителей 521, 522, ..., 52N в обратном порядке. Выходы умножителей 521, 522, . . ., 52N являются соответствующей группой выходов тракта обработки. Управляющий вход тракта обработки соединен с управляющими входами всех регистров первой 511, 512, ...,51N и второй 531, 532, ..., 53N групп регистров.

Второй блок преобразования сигнала 6, показанный на фиг. 7, состоит из двух 6A и 6B идентичных трактов обработки, N блоков вычитания 641, 642, ..., 64N, двух групп из N регистров 611, 612, ..., 61N, 631, 632, ..., 63N и N умножителей 621, 622, ..., 62N. Первые группы информационных входов первого 6A и второго 6B трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала 6. Вторые группы информационных входов первого 6A и второго 6B трактов объединены и соединены со второй группой информационных входов второго блока преобразования сигнала 6. Управляющие входы первого 6A и второго 6B трактов обработки объединены и соединены с входом управления второго блока преобразования сигнала 6. N групп выходов первого тракта обработки 6A соединены со входами уменьшаемого соответствующих N блоков вычитания 641, 642, . . ., 64N, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки 6В. Группы выходов N блоков вычитания 641, 642, ..., 64N являются N группами информационных выходов второго блока преобразования сигнала 6. Информационные входы первого регистра 611 первой группы регистров объединены с первой группой информационных входов тракта обработки. Информационные входы N-го регистра 63N второй группы регистров объединены со второй группой информационных входов тракта обработки. Выходы регистров первой группы 611, 612, . . . , 61N соединены с первыми группами входов соответствующих умножителей 621, 622, ..... 62N. Выходы регистров второй группы 631, 632, ..., 63N соединены с вторыми группами входов соответствующих умножителей 621, 622, ..., 62N. Выходы умножителей 621, 622, ..., 62N являются соответствующими группами выходов тракта обработки. Управляющий вход тракта обработки соединен с управляющими входами всех регистров первой 611, 612, ..., 61N и второй 631, 632, ..., 63N групп регистров.

Устройство оценивания несущей частоты (второй вариант).

Второй вариант устройства оценивания несущей частоты, реализующего первый вариант способа оценивания несущей частоты сигнала, показанный на фиг. 10, состоит из аналого-цифровой преобразователя 1, линии задержки 2, блока преобразования по Гильберту 3, первого 4 и второго 5 блоков преобразования сигнала, коммутатора 6. первого 7 и второго 10 блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности 8, блока фильтров 9, блока управления 11 и блока определения частоты 12. Выходы блока определения частоты 12 являются информационными выходами устройства оценивания несущей частоты. Группа адресных выходов блока управления 11 соединена с группами адресных входов первого 7 и второго 10 блоков памяти. Первая группа управляющих выходов блока управления соединена с группами управляющих входов первого блока памяти 7, блока преобразования Фурье и определения спектральной плотности мощности 8, блока фильтров 9, второго блока памяти 10 и блока определения частоты 12. Информационный вход аналого-цифрового преобразователя 1 соединен с информационным входом 13 устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя 1 соединен с тактовым входом 14 устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя 1 соединен со входом готовности блока управления 11. Выход разрешения блока управления 11 соединен с входом разрешения аналого-цифрового преобразователя 1. Выходы аналого-цифрового преобразователя 1 соединены с информационными входами блока преобразования по Гильберту 3 и информационными входами линии задержки 2. Выходы линии задержки 2 соединены с первыми группами информационных входов первого 4 и второго 5 блоков преобразования сигнала. Вторые группы информационных входов первого 4 и второго 5 блоков преобразования сигнала соединены с выходами блока преобразования по Гильберту 3. N групп выходов первого блока преобразования сигнала 4 соединены с первой совокупностью из N групп соответствующих информационных входов коммутатора 6. Вторая совокупность из N групп информационных входов коммутатора 6 соединена с N соответствующими группами выходов второго блока преобразования сигнала 5. Управляющий вход второго блока преобразования сигнала 5 объединен с управляющим входом первого блока преобразования сигнала 4 и вторым управляющим выходом блока управления 11. Третий управляющий выход блока управления 11 соединен с управляющими входами линии задержки 2 и блока преобразования по Гильберту 3. Адресные выходы блока управления 11 соединены с адресными входами коммутатора 6. Выходы коммутатора 6 соединены с информационными входами первого блока памяти 7.

Первый 4 и второй 5 блоки преобразования сигнала (фиг. 8) по своему составу выполнены аналогично рассмотренным в первом заявленном устройстве, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Устройство оценивания несущей частоты (третий вариант).

Третий вариант устройства оценивания несущей частоты, реализующего второй вариант способа оценивания несущей частоты сигнала, показанный на фиг. 13, состоит из фазовращателя 1, линия задержки 2, первого 3 и второго 4 аналого-цифровых преобразователей, блока преобразования сигнала 5, коммутатора 6, блока дискретного косинусного преобразования и определения спектральной плотности мощности 8, блока фильтров 9, первого 7 и второго 10 блоков памяти, блока управления 11 и блока определения частоты 12. Выходы блока определения частоты 12 являются информационными выходами устройства оценивания несущей частоты. Управляющие входы устройства оценивания несущей частоты объединены с управляющими входами первого блока памяти 7, блока фильтров 9, второго блока памяти 10 и первой группой управляющих выходов блока управления 11. Группа адресных выходов блока управления 11 соединена с адресными входами первого 7 и второго 10 блоков памяти. Вход фазовращателя 1 объединен со входом линии задержки 2 и соединен с информационным входом 14 устройства оценивания несущей частоты. Выход фазовращателя 1 соединен с информационным входом второго аналого-цифрового преобразователя 4. Тактовый вход второго аналого-цифрового преобразователя 4 объединен с тактовым входом первого аналого-цифрового преобразователя 3 и соединен с тактовым входом 13 устройства оценивания несущей частоты. Выход готовности второго аналого-цифрового преобразователя 4 соединен со вторым входом готовности блока управления 11. Первый вход готовности блока управления 11 соединен с выходом готовности первого аналого-цифрового преобразователя 3. Вход разрешения первого аналого-цифрового преобразователя 3 объединен с входом разрешения второго аналого-цифрового преобразователя 4 и выходом разрешения блока управления 11. Информационные выходы первого аналого-цифрового преобразователя 3 соединены с первой группой информационных входов блока преобразования сигнала 5. Вторая группа информационных входов блока преобразования сигнала 5 соединена с информационными выходами второго аналого-цифрового преобразователя 4. Управляющий вход блока преобразования сигнала 5 соединен с вторым управляющим выходом блока управления 11. N групп выходов блока преобразования сигнала 5 соединены с соответствующими N группами входов коммутатора 6. Адресные входы коммутатора 6 объединены с адресными входами первого блока памяти 7. Информационные выходы коммутатора 6 соединены с информационными входами первого блока памяти 7. Выходы первого блока памяти 7 соединены с информационными входами блока дискретного косинусного преобразования и определения спектральной плотности мощности 8. Управляющие входы блока дискретного косинусного преобразования и определения спектральной плотности мощности 8 соединены с первой группой управляющих выходов блока управления 11, а выходы соединены с информационными входами блока фильтров 9.

Блок преобразования сигнала 5 (фиг. 9) выполнен аналогично первому блоку преобразования сигнала 5 (фиг. 6), рассмотренному в первом варианте заявленного устройства, реализующего первый вариант способа оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (четвертый вариант).

Четвертый вариант устройства оценивания несущей частоты, реализующего второй вариант способа оценивания несущей частоты сигнала, показанный на фиг. 15, состоит из аналого-цифрового преобразователя 1, линии задержки 2, блока преобразования по Гильберту 3, блока преобразования сигнала 4, коммутатора 6, блока дискретного косинусного преобразования и определения спектральной плотности мощности 7, блока фильтров 8, первого 6 и второго 9 блоков памяти, блока управления 10, блока определения частоты 11. Выходы блока определения частоты 11 являются выходами устройства оценивания несущей частоты. Управляющие входы блока определения чистоты 11 объединены с управляющими входами первого блока памяти 6, блока фильтров 8, второго блока памяти 9 и первой группой управляющих выходов блока управления 10. Группа адресных выходов блока управления 10 соединена с адресными входами первого 6 и второго 9 блоков памяти. Информационный вход аналого-цифрового преобразователя 1 является информационным входом 12 устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя 1 соединен с тактовым входом 13 устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя 1 соединен со входом готовности блока управления 10. Разрешающий выход блока управления 10 соединен с входом разрешения аналого-цифрового преобразователя 1. Информационные выходы аналого-цифрового преобразователя 1 соединены с информационными входами блока преобразования по Гильберту 3 и информационными входами линии задержки 2. Выходы линии задержки 2 соединены с первой группой информационных входов блока преобразования сигнала 4. Вторая группа информационных входов блока преобразования сигнала 4 соединена с выходами блока преобразования по Гильберту 3. N групп информационных выходов блока преобразования сигнала 4 соединены с соответствующими N группами информационных входов коммутатора 5. Адресные входы коммутатора 5 объединены с адресными входами первого блока памяти 6. Информационные выходы коммутатора 5 объединены c информационными входами первого блока памяти 6. Выходы первого блока памяти 6 соединены с информационными входами блока дискретного косинусного преобразования и определения спектральной плотности мощности 7. Информационные выходы блока дискретного косинусного преобразования и определения спектральной плотности мощности 7 соединены с информационными входами блока фильтров 8. Входы управления блока дискретного косинусного преобразования и определения спектральной плотности мощности 7 соединены с первой группой управляющих выходов блока управления 10. Второй выход управления блока управления 10 соединен со входами управления линии задержки 2 и блока преобразования по Гильберту 3. Третий выход управления блока управления 10 соединен с входом управления блока преобразования сигнала 4.

Блок преобразования сигнала 4 (фиг. 10) выполнен аналогично первому блоку преобразования сигнала 5 (фиг. 6), рассмотренному в первом варианте заявленного устройства, реализующего первый вариант способа, оценивания несущей частоты сигнала.

Устройство оценивания несущей частоты (пятый вариант).

Пятый вариант устройства оценивания несущей частоты, реализующего третий вариант способа оценивания несущей частоты сигнала, показанный на фиг. 17, состоит из фазовращателя 1, линии задержки 2, первого 3 и второго 4 аналого-цифровых преобразователей, первого 7 и второго 8 коммутаторов, блока быстрого преобразования Фурье 11, блока обратного быстрого преобразования Фурье 12, сумматора 15, блока вычитания 20, первого 16, второго 17 и третьего 19 регистров и блока вычисления квадрата модуля аналитического сигнала 18, блока управления 25, первого 9, второго 10, третьего 13, четвертого 14, пятого 21 и шестого 23 блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности 22, блока фильтров 23, блок определения частоты 26. Выходы блока определения частоты 26 являются выходами устройства оценивания несущей частоты. Управляющие входы блока определения частоты 26 объединены с управляющими входами первого блока памяти 9, блока преобразования Фурье и определения спектральной плотности мощности 22, блока фильтров 23, второго блока памяти 10 и первой группой управляющих выходов блока управления 25. Группа адресных выходов блока управления 25 соединена с адресными входами первого 9 и второго 10 блоков памяти. Вход линии задержки 2 объединен с входом фазовращателя 1 и информационным входом 28 устройства оценивания несущей частоты. Выход линии задержки 2 соединен c информационным входом первого аналого-цифрового преобразователя 3. Тактовый вход первого аналого-цифрового преобразователя 3 объединен с тактовым входом второго аналого-цифрового преобразователя 4 и тактовым входом 27 устройства оценивания несущей частоты. Вход разрешения первого аналого-цифрового преобразователя 3 объединен со входом разрешения второго аналого-цифрового преобразователя 4 и выходом разрешения блока управления 25. Первый вход готовности блока управления 25 соединен с выходом готовности первого аналого-цифрового преобразователя 3. Второй вход готовности блока управления 25 соединен с выходом готовности второго аналого-цифрового преобразователя 4. Информационный вход второго аналого-цифрового преобразователя 4 соединен с выходом фазовращателя 1. Выходы второго аналого-цифрового преобразователя 4 соединены с информационными входами первого регистра 16 и вторыми группами информационных входов первого 5 и второго 6 блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами первого аналого-цифрового преобразователя 3 и информационными входами второго регистра 17. Выходы второго регистра 17 соединены со второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала 18. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала 18 соединена с выходами первого регистра 16. Управляющий вход первого регистра 16 объединен с управляющим входом второго регистра 17 и вторым управляющим выходом блока управления 25. Третий управляющий выход блока управления 25 соединен со входом управления первого блока преобразования сигнала 5 и входом управления второго блока преобразования сигнала 6. N групп выходов второго блока преобразования сигнала 6 соединены с соответствующими N группами информационных входов второго коммутатора 8. Адресные входы коммутатора 8 объединены с адресными входами первого 9, третьего 13, четвертого 14, пятого 21 и шестого 24 блоков памяти и адресными входами первого коммутатора 7. N групп информационных входов первого коммутатора 7 соединены с соответствующими N группами выходов первого блока преобразования сигнала 5. Выходы первого коммутатора 7 соединены с информационными входами третьего блока памяти 13. Выходы третьего блока памяти 13 соединены с информационными входами блока быстрого преобразования Фурье 11. Выходы блока быстрого преобразования Фурье 11 соединены с информационными входами пятого блока памяти 21. Выходы пятого блока памяти 21 соединены с первой группой информационных входов сумматора 15. Управляющие входы пятого блока памяти 21 объединены с управляющими входами третьего блока памяти 13, блока быстрого преобразования Фурье 11, блока обратного быстрого преобразования Фурье 12, шестого бока памяти 24, первой группой управляющих выходов блока управления 25 и управляющими входами четвертого блока памяти 14. Информационные входы четвертого блока памяти 14 соединены с выходами второго коммутатора 8. Выходы четвертого блока памяти 14 соединены с информационными входами блока обратного быстрого преобразования Фурье 12. Выходы блока обратного быстрого преобразования Фурье 12 соединены с информационными входами шестого блока памяти 24. Выходы шестого блока памяти 24 соединены со второй группой информационных входов сумматора 15. Управляющий вход сумматора 15 соединен с четвертым управляющим выходом блока управления 25. Выходы сумматора 15 соединены с группой входов уменьшаемого блока вычитания 20, группа входов вычитаемого которого соединена с выходами третьего регистра 19. Информационные входы третьего регистра 19 соединены с выходами блока вычисления квадрата модуля аналитического сигнала 18. Вход записи третьего регистра 19 с выходом записи блока управления 25. Вход считывания третьего регистра 19 соединен с выходом считывания блока управления 25. Пятый управляющий выход блока управления 25 соединен со входом управления блока вычитания 20. Выходы блока вычитания 20 соединены с информационными входами первого блока памяти 9.

Первый 5 и второй 6 блоки преобразования сигнала (фиг. 11) по своему составу выполнены аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Устройство оценивания несущей частоты (шестой вариант).

Шестой вариант устройства оценивания несущей частоты, реализующего третий вариант способа оценивания несущей частоты сигнала, показанный на фиг. 19, состоит из аналого-цифрового преобразователя 1, линии задержки 2, блока преобразования по Гильберту 3, первого 4 и второго 5 блоков преобразования сигнала, первого 6 и второго 7 коммутаторов, первого 8, второго 9, третьего 12, четвертого 13, пятого 20 и шестого 23 блоков памяти, блока быстрого преобразования Фурье 10, блока обратного быстрого преобразования Фурье 11, сумматора 14, первого 15, второго 16 и третьего 18 регистров, блока вычисления квадрата модуля аналитического сигнала 17, блока 19 вычитания, блока преобразования Фурье и определения спектральной плотности мощности 21, блока фильтров 22, блока управления 24 и блока определения частоты 25. Выходы блока определения частоты 25 являются выходами устройства оценивания несущей частоты. Входы управления блока определения частоты 25 объединены со входами управления первого блока памяти 8, блока преобразования Фурье и определения спектральной плотности мощности 21, блока фильтров 22, второго блока памяти 9 и первой группой управляющих выходов блока управления 24. Группа адресных выходов блока управления 24 соединена с адресными входами первого 8 и второго 9 блоков памяти. Информационный вход аналого-цифрового преобразователя 1 соединен с информационным входом 27 устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя 1 соединен с тактовым входом 26 устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя 1 соединен со входом готовности блока управления 24. Выход разрешения блока управления 24 соединен со входом разрешения аналого-цифрового преобразователя 1. Выходы аналого-цифрового преобразователя 1 соединены с информационными входами блока преобразования по Гильберту 3 и информационными входами линии задержки 2. Выходы линии задержки 2 соединены с информационными входами второго регистра 16, первой группой информационных входов первого блока преобразования сигнала 4 и первой группой информационных входов второго блока преобразования сигнала 5. Вторая группа информационных входов второго блока преобразования сигнала 5 объединена с информационными входами первого регистра 15, выходами блока преобразования по Гильберту 3 и второй группой информационных входов первого блока преобразования сигнала 4. N групп выходов первого блока преобразования сигнала 4 соединены с соответствующими N группами информационных входов первого коммутатора 6. Выходы первого коммутатора 6 соединены с информационными входами третьего блока памяти 12. Адресные входы первого коммутатора 6 объединены с адресными входами третьего 12, четвертого 13, пятого 20 и шестого 23 блоков памяти, группой адресных выходов блока управления 24 и адресными входами второго коммутатора 7. N групп информационных входов второго коммутатора 7 соединены с соответствующими N группами выходов второго блока преобразования сигнала 5. Выходы второго коммутатора 7 соединены с информационными входами четвертого блока памяти 13. Входы управления четвертого блока памяти 13 объединены с входами управления блока быстрого преобразования Фурье 10, блока обратного быстрого преобразования Фурье 11, входами управления пятого 20 и шестого 23 блоков памяти, первой группой управляющих выходов блока управления 24 и управляющими входами третьего блока памяти 12. Выходы третьего блока 12 памяти соединены с информационными входами блока быстрого преобразования Фурье 10. Выходы блока быстрого преобразования Фурье 10 соединены с информационными входами пятого блока памяти 20. Выходы пятого блока памяти 20 соединены с первой группой информационных входов сумматора 14. Вторая группа информационных входов сумматора 14 соединена c выходами шестого блока памяти 23. Информационные входы шестого блока памяти 23 соединены с выходами блока обратного быстрого преобразования Фурье 11. Информационные входы блока обратного быстрого преобразования Фурье 11 соединены с выходами четвертого блока памяти 13. Выходы сумматора 14 соединены с входами уменьшаемого блока вычитания 19. Входы вычитаемого блока вычитания 19 соединены с выходами третьего регистра 18. Информационные входы третьего регистра 18 соединены с выходами блока вычисления квадрата модуля аналитического сигнала. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала 17 соединена с выходами первого регистра 15. Вторая группа информационных входов блока вычисления квадрата модуля аналитического сигнала 17 соединена с выходами второго регистра 16. Управляющий вход второго регистра 16 объединен с управляющим входом первого регистра 15 и вторым управляющим выходом блока управления 24. Выход записи блока управления 24 соединен с входом записи третьего регистра 18. Вход считывания третьего регистра 18 соединен с выходом считывания блока управления 24. Третий управляющий выход блока управления 24 соединен с управляющим входом блока вычитания 19. Выходы блока управления 24 соединены с информационными входами первого блока памяти 8. Управляющий вход линии задержки 2 объединен с входами управления блока преобразования по Гильберту 3 и четвертым управляющим выходом блока управления 24. Пятый управляющий выход блока управления 24 соединен с управляющими входами первого 4 и второго 5 блоков преобразования сигнала. Шестой управляющий выход блока управления 24 соединен с управляющим входом сумматора 14.

Первый 4 и второй 5 блоки преобразования сигнала (фиг. 12) по своему составу выполнены аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Устройство оценивания несущей частоты (седьмой вариант).

Седьмой вариант устройства оценивания несущей частоты, реализующего четвертый вариант способа оценивания несущей частоты сигнала) показанный на фиг. 21, состоит из аналого-цифрового преобразователя 1, первого 2 и второго 12 блоков быстрого преобразования Фурье, первого 3 и второго 13 блоков обратного быстрого преобразования Фурье, первого 6 и второго 7 блоков преобразования сигнала, первого 8 и второго 9 коммутаторов, первого 4, второго 5, третьего 10, четвертого 11, пятого 14, шестого 15, седьмого 22 и восьмого 25 блоков памяти, сумматора 16. первого 17, второго 18 и третьего 20 регистров, блока вычисления квадрата модуля аналитического сигнала 19, блока вычитания 21, блока преобразования Фурье и определения спектральной плотности мощности 23, блока фильтров 24, блока управления 26 и блока определения частоты 27. Выходы блока определения частоты 27 являются выходами устройства оценивания несущей частоты. Входы управления блока определения частоты 27 объединены со входами управления первого блока памяти 4, блока преобразования Фурье и определения спектральной плотности мощности 23, блока фильтров 24, второго блока памяти 5 и первой группой управляющих выходов блока управления 24. Группа адресных выходов блока управления 24 соединена с адресными входами первого 4 и второго 5 блоков памяти. Информационный вход аналого-цифрового преобразователя 1 соединен с информационным входом 29 устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя 1 соединен с тактовым входом 28 устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя 1 соединен со входом готовности блока управления 26. Вход разрешения аналого-цифрового преобразователя 1 соединен с выходом разрешения блока управления 26. Выходы аналого-цифрового преобразователя 1 соединены с информационными входами первого блока быстрого преобразования Фурье 2. Выходы первого блока быстрого преобразования Фурье 2 соединены с информационными входами первого блока обратного быстрого преобразования Фурье 3. Выходы первого блока обратного быстрого преобразования Фурье 3 соединены с информационными входами третьего блока памяти 10 и информационными входами четвертого блока памяти 11. Выходы четвертого блока памяти 11 соединены с информационными входами первого регистра 17 и вторыми группами входов первого 6 и второго 7 блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами третьего блока памяти 10 и информационными входами второго регистра 18. Выходы второго регистра 18 соединены со второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала 19. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала 19 соединена с выходами первого регистра 17. Управляющий вход первого регистра 17 объединен с управляющим входом второго регистра 18 и вторым управляющим выходом блока управления 26. Третий управляющий выход блока управления 26 соединен с управляющим входом второго блока преобразования сигнала 7 и управляющим входом первого блока преобразования сигнала 6. N групп выходов первого блока преобразования сигнала 6 соединены с соответствующими N группами информационных входов первого коммутатора 8. Выходы первого коммутатора 8 соединены с информационными входами пятого блока памяти 14. Выходы пятого блока памяти 14 соединены с информационными входами второго блока быстрого преобразования Фурье 12. Выходы второго блока быстрого преобразования Фурье 12 соединены с информационными входами седьмого блока памяти 22. Выходы седьмого блока памяти 22 соединены с первой группой информационных входов сумматора 16. Вторая группа информационных входов сумматора 16 соединена с выходами восьмого блока памяти 25. Информационные входы восьмого блока памяти 25 соединены с выходами второго блока обратного быстрого преобразования Фурье 13. Информационные входы второго блока обратного быстрого преобразования Фурье 13 соединены с выходами шестого блока памяти 15. Информационные входы шестого блока памяти 15 соединены с выходами второго коммутатора 9. N групп информационных входов второго коммутатора 9 соединены с соответствующими N группами выходов второго блока преобразования сигнала 7. Адресные входы второго бока преобразования сигнала 7 объединены с адресными входами третьего 10, четвертого 11, пятого 14, шестого 15, седьмого 22 и восьмого 25 блоков памяти, адресными входами первого коммутатора 8 и группой
адресных выходов блока управления 26. Четвертый управляющий выход блока управления 26 соединен с управляющим входом сумматора 16. Выходы сумматора 16 соединены с группой входов уменьшаемого блока вычитания 21, группа входов вычитаемого которого соединена с выходами третьего регистра 20. Информационные входы третьего регистра 20 соединены с выходами блока вычисления квадрата модуля аналитического сигнала 19. Вход записи третьего регистра 20 соединен с выходом записи блока управления 26. Вход считывания третьего регистра 20 соединен с выходом считывания блока управления 26. Первая группа управляющих выходов блока управления 26 соединена со входами управления первого 2 и второго 12 блоков быстрого преобразования Фурье, первого 3 и второго 13 блоков обратного быстрого преобразования Фурье, входами управления третьего 10, четвертого 11, пятого 14, шестого 15, седьмого 22 и восьмого 25 блоков памяти. Пятый управляющий выход блока управления 26 соединен со входом управления блока вычитания 21. Выходы блока вычитания 21 соединены с информационными входами первого блока памяти 4.

Первый 6 и второй 7 блоки преобразования сигнала (фиг. 13) по своему составу выполнены аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Устройство оценивания несущей частоты (восьмой вариант).

Восьмой вариант устройства оценивания несущей частоты, реализующего четвертый вариант способа оценивания несущей частоты сигнала, показанный на фиг. 23, состоит из аналого-цифрового преобразователя 1, первого 2 и второго 12 блоков быстрого преобразования Фурье, первого 3 и второго 13 блоков обратного быстрого преобразования Фурье, первого 6 и второго 7 блоков преобразования сигнала, первого 8 и второго 9 коммутаторов, сумматора 16, первого 17, второго 18 и третьего 20 регистров, блока вычисления квадрата модуля аналитического сигнала 19, блока вычитания 21, первого 4, второго 5, третьего 10, четвертого 11, пятого 14, шестого 15, седьмого 22 и восьмого 25 блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности 23, блока фильтров 24, блок управления 26 и блока определения частоты 27. Выходы блока определения частоты 27 являются выходами устройства оценивания несущей частоты. Управляющие входы блока определения частоты 27 объединены с управляющими входами первого блока памяти 4, блока преобразования Фурье и определения спектральной плотности мощности 23, блока фильтров 24, второго блока памяти 5 и первой группой управляющих, выходов блока управления 26. Группа адресных выходов блока управления 26 соединена с адресными входами первого 4 и второго 5 блоков памяти. Информационный вход аналого-цифрового преобразователя 1 соединен с информационным входом 29 устройства оценивания несущей частоты. Тактовый вход аналого-цифрового преобразователя 1 соединен с тактовым входом 28 устройства оценивания несущей частоты. Выход готовности аналого-цифрового преобразователя 1 соединен с входом готовности блока управления 26. Вход разрешения аналого-цифрового преобразователя 1 соединен с выходом разрешения блока управления 26. Выходы аналого-цифрового преобразователя 1 соединены с информационными входами третьего блока памяти 10 и информационными входами первого блока быстрого преобразования Фурье 2. Выходы первого блока быстрого преобразования Фурье 2 соединены с информационными входами первого блока обратного быстрого преобразования Фурье 3. Выходы первого блока обратного быстрого преобразования Фурье 3 соединены с информационными входами четвертого блока памяти 11. Выходы четвертого блока памяти 11 соединены с информационными входами первого регистра 17, вторыми группами информационных входов первого 6 и второго 7 блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами третьего блока памяти 10 и информационными входами второго регистра 18. Выходы второго регистра 18 соединены со второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала 19. Первая группа информационных входов блока вычисления квадрата модуля аналитического сигнала 19 соединена с выходами первого регистра 17. Управляющий вход первого регистра 17 соединен с управляющим входом второго регистра 18 и вторым управляющим выходом блока управления 26. Третий управляющий выход блока управления 26 соединен с управляющим входом первого блока преобразования сигнала 6 и управляющим входом второго блока преобразования сигнала 7. N групп выходов второго блока преобразования сигнала 7 соединены с соответствующими N группами информационных входов второго коммутатора 9. Выходы второго коммутатора 9 соединены с информационными входами шестого блока памяти 15. Выходы шестого блока памяти 15 соединены с информационными входами второго блока обратного быстрого преобразования Фурье 13. Выходы второго блока обратного быстрого преобразования Фурье 13 соединены с информационными входами восьмого блока памяти 25. Выходы восьмого блока памяти 25 соединены со второй группой информационных входов сумматора 16. Первая группа информационных входов сумматора 16 соединена с выходами седьмого блока памяти 22. Информационные входы седьмого блока памяти 22 соединены с выходами второго блока быстрого преобразования образования Фурье 12. Информационные входы второго быстрого преобразования Фурье 12 соединены с выходами пятого блока памяти 14. Информационные входы пятого блока памяти 14 с выходами первого коммутатора 8. N групп информационных входов первого коммутатора 8 соединены с соответствующими N группами выходов первого блока преобразования сигнала 6. Адресные входы первого коммутатора 8 объединены с адресными входами третьего 10, четвертого 11, пятого 14, шестого 15, седьмого 22 и восьмого 25 блоков памяти, адресными входами второго коммутатора 9 и группой адресных выходов блока управления 26. Первая группа управляющих выходов блока управления 26 соединена с управляющими входами первого 2 и второго 12 блока быстрого преобразования Фурье, первого 3 и второго 13 блоков обратного быстрого преобразования Фурье, входами управления третьего 10, четвертого 11, пятого 14, шестого 15, седьмого 22 и восьмого 25 блоков памяти. Четвертый управляющий выход блока управления 26 соединен с управляющим входом сумматора 16. Выходы сумматора 16 соединены с входами уменьшаемого блока вычитания 21, группа входов вычитаемого которого соединена с выходами третьего регистра 20. Информационные входы третьего регистра 20 соединены с выходами блока вычисления квадрата модуля аналитического сигнала 19. Вход записи третьего регистра 20 соединен с выходом записи блока управления 26. Вход считывания третьего регистра 20 соединен с выходом считывания блока управления 26. Пятый управляющий выход блока управления 26 соединен с управляющим входом блока вычитания 21. Выходы блока вычитания 21 соединены с информационными входами первого блока памяти 4.

Первый 6 и второй 7 блоки преобразования сигнала (фиг. 14) по своему составу выполнены аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Заявленный первый вариант устройства оценивания несущей частоты (фиг. 5), реализующий первый вариант способа оценивания несущей частоты сигнала (фиг. 1), работает следующим образом.

Аналоговый сигнал z(t) (фиг. 1a) поступает одновременно на фазовращатель 1 и линию задержки 2. На аналого-цифровой преобразователь 3 поступает сигнал z(t), задержанный на величину t равную задержке, вносимой фазовращателем 1. С выхода последнего на вход аналого-цифрового преобразователя 4 подается сигнал сдвинутый по фазе на /2 В аналого-цифровых преобразователях 3 и 4 соответствующие аналоговые сигналы z(t) и под действием импульсов, поступающих по тактовой шине 15, преобразуются в дискретную форму z(t) и (фиг. 1в, г). Далее полученные дискретные отсчеты сигналов соответственно z(m) и поступают в первый 5 и второй 6 блоки преобразования сигнала. Это происходит следующим образом. Как только аналого-цифровые преобразователи 3 и 4 сформируют очередной дискретный отсчет сигнала, на вход блока управления 12 от них одновременно поступают сигналы готовности. По этим сигналам блок управления 12 на втором управляющем выходе формирует сигнал для первого 5 и второго 6 блоков преобразования сигнала. Это обеспечивает поступление отсчета z(m) на первые группы информационных входов блоков 5 и 6, а отсчета на вторые группы информационных входов блоков 5 и 6. После этого на разрешающем выходе блока управления 12 формируется сигнал, разрешающей аналого-цифровым преобразователям 3 и 4 получить следующий дискретный отсчет. После поступления всех N дискретных отсчетов на выходах блоков 5 и 6 одновременно формируются дискретные отсчеты соответственно действительной части Re [A(m)] и мнимой части lm[А(m)] последовательности B(m) (фиг. 1ж, м). Блок управления 12 формирует адрес для коммутатора 7 и первого блока памяти 8 и управляющий сигнал для первого блока памяти 8. В результате указанные величины через коммутатор 7 поочередно записываются в первый блок памяти 8. После окончания записи блоком преобразования Фурье и определения спектральной плотности 9 находятся спектральные компоненты плотности мощности сигнала. В блоке фильтров 10 их усредняют и далее записывают во второй блок памяти 11, подготавливая блоки 3, 4, 5, 6 к обработке следующего множества дискретных отсчетов. В блоке определения частоты 13 находится область максимальной концентрации энергии и определяется несущая частота сигнала в соответствии с прототипом.

Блок преобразования сигнала 5, показанный на фиг. 6, работает следующим образом.

На первую группу информационных входов блока 5 поступают отсчеты z(m), а на его вторую группу информационных входов - отсчеты Указанные величины далее следуют на входы идентичных блоков 5A и 5B. Так, отсчет z(1), поступающий на входы блока 5A, под воздействием импульса, подаваемого на управляющий вход блока 5, записывается одновременно в регистры 511 и 53N. Под воздействием следующего управляющего импульса отсчет z(1) переписывается в регистры соответственно 512 и 53(N-1), а в регистры 511 и 53N записывается отсчет z(2). В результате после прихода N-го управления импульса заполненными окажутся все 2N регистров блока 5A: от 511 до 51N и от 53N до 531. В умножителях 521, 522, . . ., 52N происходит вычисление произведений z(1)z(N), z(2)z(N-1), . . . , z(N)z(1). Указанные величины с выходов умножителей 521, 522, . .., 52N поступают на первые группы входов соответствующих сумматоров 441, 442, ..., 44N, на вторые группы входов которых подаются соответствующие значения c выходов блока 5B. В результате на выходах сумматоров 541, 542, ..., 54N формируются значения Данные величины поступают на соответствующую (с первого по N-ю) группу выходов блока 5.

Блок преобразования сигнала 6, показанный на фиг. 7, работает следующим образом.

На первую группу информационных входов блока 6 поступают отсчеты z(m), а на его вторую группу информационных входов - отсчеты Указанные величины далее следуют соответственно на первые и на вторые группы входов идентичных блоков 6A и 6B. Так, отсчет z(1), поступающий на первую группу входов блока 6A, под воздействием импульса, подаваемого на управляющий вход блока 6, записывается в регистр 611. Одновременно в регистр 63N записывается отсчет поступающий на вторую группу входов блока 6А. Под воздействием следующего управляющего импульса отсчет z(1) переписывается в регистр 612, а отсчет в регистр 63(N-1), а в регистры 611 и 63N записываются отсчеты соответственно z(2) и В результате после прихода N-го управляющего импульса заполненными окажутся все 2N регистров блока 6A: от 611 до 61N и от 63N до 631. В умножителях 621, 622, ..., 62N происходит вычисление произведений Указанные величины с выходов умножителей 621, 622, . . ., 62N поступают на группы входов уменьшаемого соответствующих блоков вычитания 641, 642, ..., 64N, на группы входов вычитаемого которых подаются соответствующие значения c выходов блока 6В. В результате на выходах блоков вычитания 641, 642, ..., 64N формируются значения Данные величины поступают на соответствующую (с первой по N-ю) группу выходов блока 6.

Работа второго варианта заявленного устройства (фиг. 10), реализующего первый вариант способа оценивания несущей частоты сигнала (фиг. 1), отличается от работы первого варианта устройства (фиг. 5) следующим.

Аналоговый сигнал z(t) (фиг. 1а) поступает на аналого-цифровой преобразователь 1. В нем под действием импульсов, поступающих по тактовой шине 14, аналоговый сигнал преобразуется в дискретную форму (фиг. 1в). Далее полученные дискретные отсчеты сигнала z(m) подаются одновременно на информационные входы линии задержки 2 и блока преобразования по Гильберту 3. Под воздействием сигналов, поступающих с выхода блока управления 11 на управляющие входы блоков 2 и 3, на выходе последних формируются соответственно дискретные отсчеты сигнала z(m), задержанные на величину t равную задержке, вносимой блоком 3, и дискретизированный сигнал (фиг. 1г), сдвинутый по фазе на /2 Указанные величины одновременно подаются: с выходов линии задержки 2 на первые входы блоков преобразования сигнала 4 и 5, ас выходов блока преобразования по Гильберту - на вторые входы блоков 4 и 5. Далее алгоритм работы устройства аналогичен вышеописанному.

Первый 4 и второй 5 блоки преобразования сигнала для второго варианта устройства оценивания несущей частоты (фиг. 10), реализующего первый способ оценивания несущей частоты сигнала, работают аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первое 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Заявленный третий вариант устройства оценивания несущей частоты (фиг. 13), реализующий второй вариант способа оценивания несущей частоты сигнала (фиг. 2), работает следующим образом.

Аналоговый сигнал z(t) (фиг. 2а) поступает одновременно на фазовращатель 1 и линию задержки 2. На аналого-цифровой преобразователь 3 поступает сигнал z(t), задержанный на величину t, равную задержке, вносимой фазовращателем 1. С выхода последнего на вход аналого-цифрового преобразователя 4 подается сигнал сдвинутый по фазе на /2. В аналого-цифровых преобразователях 3 и 4 под действием импульсов, поступающих по тактовой шине 13, соответствующие аналоговые сигналы z(t) и преобразуются в дискретную форму (фиг. 2в, г). Далее полученные дискретные отсчеты сигналов соответственно z(m) поступают в блок преобразования сигнала 5. Это происходит следующим образом. Как только аналого-цифровые преобразователи 3 и 4 сформируют очередной дискретный отсчет сигнала, на входы блока управления 11 от них одновременно поступают сигналы готовности. По этим сигналам блок управления 11 формирует управляющий сигнал для блока преобразования сигнала 5. Этим обеспечивается поступление отсчета z(m) на первую группу информационных входов блока 5, а отсчета на вторую группу его информационных входов. Далее блоком управления 11 формируется сигнал, разрешающий аналого-цифровым преобразователям 3 и 4 получить следующий дискретный отсчет. После поступления всех N дискретных отсчетов на N группах выходов блока преобразования сигнала 5 одновременно формируются отсчеты последовательности (фиг. 2и, к), подлежащей дискретному косинусному преобразованию. Блок управления 11 формирует адрес для коммутатора 6, а также адрес и управляющий сигнал для первого блока памяти 7. В результате указанные дискретные отсчеты через коммутатор 6 последовательно поступают на информационные входы и записываются в первый блок памяти 7. После окончания операции записи блоком дискретного косинусного преобразования и определения спектральной плотности 8 находятся спектральные компоненты плотности мощности сигнала. В блоке фильтров 9 их усредняют и далее записывают во второй блок памяти 10, подготавливая блоки 3, 4, 5 к обработке следующего множества дискретных отсчетов. В блоке определения частоты 12 находится область максимальной концентрации энергии и определяется несущая частота сигнала в соответствии с прототипом.

Блок преобразования сигнала 5 для третьего варианта устройства оценивания несущей частоты (фиг. 13), реализующего второй вариант способа оценивания несущей частоты сигнала, работает аналогично рассмотренному в первом варианте устройства блоку преобразования сигнала 5 (фиг. 6), за исключением того, что N₁= 2^r-1 - количество дискретных отсчетов, N₁=2^r-1 - количество выходов (регистров, умножителей), т.е. в регистрах 511... 512^r-1 хранится "хвост" последовательности, а в регистрах 531... 532^r-1 - "начало" последовательности.

Работа четвертого варианта заявленного устройства (фиг. 15), реализующего второй вариант способа оценивания несущей частоты сигнала (фиг. 2), отличается от работы третьего варианта устройства (фиг. 13) следующим.

Аналоговый сигнал z(t) (фиг. 2а) поступает на аналого-цифровой преобразователь 1. В нем под действием импульсов, поступающих по тактовой шине 13, аналоговый сигнал преобразуется в дискретную форму (фиг. 2в). Далее полученные дискретные отсчеты сигнала z(m) подаются одновременно на информационные входы линии задержки 2 и блока преобразования по Гильберту 3. Под воздействием сигналов, поступающих с выхода блока управления 10 на управляющие входы блоков 2 и 3, на выходах последних формируются соответственно дискретные отсчеты сигнала z(m) (задержанные на величину t равную задержке, вносимой блоком 3) и дискретизированный сигнал сдвинутый по фазе на /2 Указанные величины одновременно подаются: с выходов линии задержки 2 на первую группу информационных входов блока преобразования сигнала 4, а с выходов блока преобразования по Гильберту - на вторую группу информационных входов блока 4. Далее алгоритм работы устройства аналогичен вышеописанному.

Блок преобразования сигнала 4 для четвертого варианта устройства оценивания несущей частоты (фиг. 15), реализующего второй вариант способа оценивания несущей частоты сигнала, работает аналогично рассмотренному в третьем варианте устройства блоку преобразования сигнала 5 (фиг. 6).

Заявленный пятый вариант устройства оценивания несущей частоты (фиг. 17), реализующий третий вариант способа оценивания несущей частоты сигнала (фиг. 3), работает следующим образом.

Аналоговый сигнал z(t) (фиг. 3а) поступает одновременно на фазовращатель 1 и линию задержки 2. На аналого-цифровой преобразователь 3 поступает сигнал z(t) (фиг. 3б), задержанный на величину t равную задержке, вносимой фазовращателем 1. С выхода последнего на вход аналого-цифрового преобразователя 4 подается сигнал сдвинутый по фазе на /2 В аналого-цифровых преобразователях 3 и 4 под действием импульсов, поступающих по тактовой шине 27, соответствующие аналоговые сигналы z(t) и образуются в дискретную форму (фиг. 3в, г). Далее полученные дискретные отсчеты сигналов соответственно z(m) и поступают в первый 5 и второй 6 блоки преобразования сигнала. Это происходит следующим образом. Как только аналого-цифровые преобразователи 3 и 4 сформируют очередной дискретный отсчет сигнала, на входы готовности блока управления 25 от них поступают сигналы готовности. По этим сигналам блок управления 25 формирует управляющий сигнал для первого 5 и второго 6 блоков преобразования сигнала. Это обеспечивает поступление отсчета z(m) на первые группы информационных входов блоков 5 и 6, а отсчета - на вторые группы информационных входов блоков 5 и 6. После этого блоком управления 25 формируется сигнал, разрешающий аналого-цифровым преобразователям 3 и 4 получить следующий дискретный отсчет. При этом с выходов аналого-цифрового преобразователя 3 в регистр 17 записывается величина z(0), а с выходов аналого-цифрового преобразователя 4 в регистр 16 - величина под воздействием импульса, формируемого блоком управления 25 и поступающего на входы записи регистров 17 и 16). Указанные величины с выходов регистров 17 и 16 поступают в блок вычисления квадрата модуля аналитического сигнала 18, на выходе которого формируется значение; Данная величина с выхода блока 18 записывается в регистр 19 под воздействием импульса, подаваемого на его вход записи с выхода блока управления 25.

После поступления с аналого-цифровых преобразователей 3 и 4 всех N₁=2^r-1 (r=1, 2, ...) дискретных отсчетов на N=2^r-1 группах выходов блока 5 и N группах выходов блока 6 одновременно формируются отсчеты соответственно действительной части Re[A(m)] и мнимой части Im[A(m)] аналитического сигнала (фиг. 3з, п). Величины Re[A(m)] и Im[A(m)] через коммутаторы 7 и 8 записываются в соответствующие блоки памяти 9 и 10 под воздействием сигналов управления, формируемых блоком управления 25, по адресам, выдаваемым тем же блоком 25. Далее в блоке быстрого преобразования Фурье 11 и в блоке обратного быстрого преобразования Фурье 12 вычисляются значения дискретных отсчетов последовательностей соответственно B₁(k) и В₂(k) (фиг. 3р, с, т, у). С выхода блока быстрого преобразования Фурье 11 значения Re[B₁(k)] и Im[B₁(k)] переписываются в блок памяти 13, а с выхода блока обратного быстрого преобразования
Фурье 12 в блок памяти 14 переписываются значения Re[B₂(k)] и Im[B₂(k)]. После этого под воздействием сигналов адреса и управляющих сигналов (формируемых в блоке управления 25) из блоков памяти 13 и 14 считываются отсчеты соответственно Re[B₁(k)] и Re[B₂(k)]. Указанные величины попарно складываются в сумматоре 15, на выходе которого имеем значения X(k) (фиг. 3ф), которые подаются на вход уменьшаемого блока вычитания 20. В данном блоке из отсчетов X(k) вычитается число 0, кроме отсчета X(0), из которого вычитается значение поступающее на (группу входов уменьшаемого блока 20 с выходов регистра 19 путем подачи на управляющий вход последнего единичного импульса, формируемого блоком управления 25. Таким образом, из последовательности дискретных отсчетов X(k) получается последовательность дискретных отсчетов X'(k) (фиг. 3ш). Данные отсчеты с выходов блока вычитания 20 поступают на информационные входы блока памяти 21, где записываются под воздействием управляющего сигнала блока 25 по им же указанному адресу. Аналогичным образом из блоков памяти 13 и 14 считываются отсчеты соответственно Im[B₁(k)] и Im[B₂(k)]. Указанные величины попарно складываются в сумматоре 15, на выходе которого имеем значения Y(k) (фиг. 3щ), которые подаются на вход уменьшаемого блока вычитания 20. В данном блоке из отсчетов Y(k) вычитается число 0, и далее отсчеты Y'(k) с выходов блока вычитания 20 переписываются в блок памяти 21.

После окончания записи блоком преобразования Фурье и определения спектральной плотности 22 находятся спектральные компоненты плотности мощности сигнала из последовательности 2X(k)+2jY(k). В блоке фильтров 23 их усредняют и далее записывают во второй блок памяти 24, подготавливая блоки 3-20 к обработке следующего множества дискретных отсчетов. В блоке определения частоты 26 находится область максимальной концентрации энергии и определяется несущая частота сигнала в соответствии с прототипом.

Первый 5 и второй 6 блоки преобразования сигнала для пятого варианта устройства оценивания несущей частоты (фиг. 17), реализующего третий вариант способа оценивания несущей частоты сигнала работают аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала, за исключением того, что N₁= 2^r-1 - количество дискретных отсчетов, N₁=2^r-1 - количество выходов, регистров и умножителей, т.е. в регистрах 511... 512^r-1, 611... 612^r-1, хранится "хвост" последовательности, а в регистрах 531. .. 532^r-1, 631... 632^r-1, - "начало" последовательности.

Работа шестого варианта заявленного устройства (фиг. 19), реализующего третий вариант способа оценивания несущей частоты сигнала (фиг. 3), отличается от работы пятого варианта устройства (фиг. 17) следующим.

Аналоговый сигнал z(t) (фиг. За) поступает на аналого-цифровой преобразователь 1. В нем под действием импульсов, поступающих по тактовой шине 26, аналоговый сигнал преобразуется в дискретную форму (фиг. 3в). Далее полученные дискретные отсчеты сигнала z(m) подаются одновременно на информационные входы линии задержки и блока преобразования по Гильберту 3. Под воздействием сигналов, поступающих с выхода блока управления 24 на управляющие входы блоков 2 и 3, на выходе последних формируются соответственно дискретные отсчеты сигнала z(m) (задержанные на величину t равную задержке, вносимой блоком 3) и дискретизированный сигнал сдвинутый по фазе на /2 (сдвинутый по Гильберту). Указанные величины одновременно подаются: с выходов линии задержки 2 на первые входы блоков преобразования сигнала 4 и 5, а с выходов блока преобразования по Гильберту - на вторые входы блоков 4 и 5. При этом с выходов аналого-цифрового преобразователя через блок 2 в регистр 16 записывается величина z(0), а с выходов блока 3 в регистр 17 - величина (под воздействием импульса, формируемого блоком управления 24 и поступающего на входы управления регистров). Далее алгоритм работы устройства аналогичен вышеописанному.

Первый 4 и второй 5 блоки преобразования сигнала для шестого варианта устройства оценивания несущей частоты (фиг. 19), реализующего третий способ оценивания несущей частоты сигнала, работают аналогично рассмотренным в пятом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Заявленный седьмой вариант устройства оценивания несущей частоты (фиг. 21), реализующий четвертый вариант способа оценивания несущей частоты сигнала (фиг. 4), работает следующим образом.

Аналоговый сигнал z(t) (фиг. 4а) поступает на аналого-цифровой преобразователь 1. В нем под действием импульсов, поступающих по тактовой шине 28, аналоговый сигнал преобразуется в дискретную форму (фиг. 46). Далее полученные дискретные отсчеты C(m) сигнала поступают в блок быстрого преобразования Фурье 2. Эта операция реализуется следующим образом. Как только аналого-цифровой преобразователь 1 сформирует очередной дискретный отсчет сигнала, на вход блока управления 26 от него поступает сигнал готовности. По этому сигналу блок управления 24 формирует управляющий сигнал для блока быстрого преобразования Фурье 2. Последний обеспечивает считывание данного отсчета в блок быстрого преобразования Фурье 2. После этого блоком управления 26 формируется сигнал, разрешающий аналого-цифровому преобразователю 1 получить следующий дискретный отсчет. В блоке быстрого преобразования Фурье 2 происходит вычисление дискретного преобразования Фурье от сигнала C(m) (фиг. 4г, д) и обнуление спектральных компонент с отрицательными значениями аргумента (фиг. 4е, е). Полученная в результате последовательность дискретных отсчетов поступает в блок обратного быстрого преобразования Фурье 3, где происходит вычисление дискретных отсчетов z_a(m). Из этой совокупности величины z(m) = Re[z_a(m)] (фиг. 4з) с выхода блока обратного быстрого преобразования Фурье 3 переписываются в блок памяти 4, а величины в блок памяти 5. Данная операция осуществляется с помощью сигналов адреса и сигналов управления, формируемых блоком управления 26. Далее под воздействием названных сигналов (адреса и управления) отсчеты z(m) с выходов блока памяти 4 поступают на первые группы информационных входов блоков преобразования сигнала 6 и 7, а отсчеты c выходов блока памяти 5 - на вторые группы информационных входов блоков 6 и 7. Одновременно с выходов блока памяти 4 в регистр 18 записывается величина z(0), а с выходов блока памяти 5 в регистр 17 - величина под воздействием управляющего импульса, формируемого блоком управления 26). Указанные величины с выходов регистров 18 и 17 поступают в блок вычисления квадрата модуля аналитического сигнала 19, на выходе которого присутствует значение Данная величина с выхода блока 19 записывается в регистр 20 под воздействием импульса, подаваемого на его вход записи с выхода блока управления 26. На N группах выходов блоков преобразования сигнала 6 и 7 под воздействием управляющих сигналов (подаваемых на их управляющие входы от блока управления 26) одновременно формируются отсчеты соответственно действительной части Re[A(m)] и мнимой части Im[A(m)] аналитического сигнала (фиг. 4ж, з). Указанные величины (фиг. 40, п) через коммутаторы 8 и 9 поочередно записываются в пятый и шестой блоки памяти 10 и 11 под воздействием сигналов адреса и сигналов управления, формируемых блоком управления 26. Далее в блоке быстрого преобразования Фурье 12 и в блоке обратного быстрого преобразования Фурье 13 вычисляются значения дискретных отсчетов последовательностей соответственно B₁(k) и B₂(k) (фиг. 4ф, х, ц, ч). С выхода блока быстрого преобразования Фурье 12 значения Re[B₁(k)] и Im[B₁(k)] переписываются в седьмой блок памяти 14, а с выхода блока обратного быстрого преобразования Фурье 13 в восьмой блок памяти 15 переписываются значения Re[B₂(k)] и Im[B₂(k)]. После этого под воздействием сигналов адреса и управляющих сигналов (формируемых в блоке управления 26) из седьмого и восьмого блоков памяти 14 и 15 считываются отсчеты соответственно Re[B₁(k)] и Re[B₂(k)]. Указанные величины попарно складываются в сумматоре 16, на выходе которого имеем значения X(k) (фиг. 4ш). Последние подаются на вход уменьшаемого блока вычитания 21. В данном блоке из отсчетов X(k) вычитается число 0 (кроме отсчета Х(0), из которого вычитается значение , поступающее на группу входов уменьшаемого блока 21 с выходов регистра 20. Эта операция осуществляется путем подачи на вход считывания последнего единичного импульса, формируемого блоком управления 26. Таким образом, ив последовательности дискретных отсчетов X(k) формируется последовательность дискретных отсчетов X'(k) (фиг. 4ъ). Данные отсчеты с выходов блока вычитания 21 записываются в седьмой блок памяти 22 под воздействием сигналов адреса и управляющих сигналов, поступающих с блока управления 26. Аналогичным образом из блоков памяти 14 и 15 считываются отсчеты соответственно Im[B₁(k)] и Im[B₂(k)]. Указанные величины попарно складываются в сумматоре 16, на выходе которого имеем значения Y(k) (фиг. 4ы), которые подаются на вход уменьшаемого блока вычитания 21. В данном блоке из отсчетов Y(k) вычитается число 0, и далее отсчеты Y' (k) с выходов блока вычитания 21 переписываются в блок памяти 22. После окончания записи блоком преобразования Фурье и определения спектральной плотности 23 находятся спектральные компоненты плотности мощности сигнала 2Х'(k)+2jY(k). В блоке фильтров 24 их усредняют и далее записывают в блок памяти 25, подготавливая блоки 2-21 к обработке следующего множества дискретных отсчетов. В блоке определения частоты 27 находится область максимальной концентрации энергии и определяется несущая частота сигнала в соответствии с прототипом.

Первый 6 и второй 7 блоки преобразования сигнала для седьмого варианта устройства оценивания несущей частоты (фиг. 21 ), реализующего четвертый вариант способа оценивания несущей частоты сигнала, работают аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Работа восьмого варианта заявленного устройства (фиг. 23), реализующего четвертый вариант способа оценивания несущей частоты сигнала (фиг. 4), отличается от работы седьмого варианта устройства (фиг. 21) следующим.

Аналоговый сигнал z(t) (фиг. 4а) поступает на аналого-цифровой преобразователь 1. В нем под действием импульсов, поступающих по тактовой шине 28 аналоговый сигнал преобразуется в дискретную форму (фиг. 46). Далее полученные дискретные отсчеты сигнала C(m) подаются одновременно на информационные входы блока памяти 4 и блока быстрого преобразования Фурье 2. Под воздействием сигналов адреса и сигналов управления, поступающих с выхода блока управления 26, в блок памяти 4 записываются отсчеты C(m), которые используются затем в качестве отсчетов z(m). А в блоке быстрого преобразования Фурье 2 происходит вычисление дискретного преобразования Фурье от сигнала C(m) и обнуление спектральных компонент с отрицательными значениями аргумента (фиг. 4е, е). Полученная в результате последовательность дискретных отсчетов поступает в блок обратного быстрого преобразования Фурье 3, где происходит вычисление дискретных отсчетов которые записываются в блок памяти 5 под воздействием сигналов адреса и управления, формируемых блоком управления 26. Далее алгоритм работы устройства аналогичен вышеописанному.

Первый 6 и второй 7 блоки преобразования сигнала для восьмого варианта устройства оценивания несущей частоты (фиг. 23), реализующего четвертый вариант способа оценивания несущей частоты сигнала, работают аналогично рассмотренным в первом варианте заявленного устройства, соответственно, первому 5 (фиг. 6) и второму 6 (фиг. 7) блокам преобразования сигнала.

Входящие в структурную схему заявляемого устройства элементы известны и описаны, например, в книге В.Л. Шило. Популярные цифровые микросхемы. Справочник. -М.: Радио и связь, 1988. Так, в указанном источнике описаны принципы построения и примеры реализации регистров 511, 512, ..., 51N и 531, 532, . .., 53N (фиг. 6), 611, 612, ..., 61N и 631, 632, ..., 63N (фиг. 7), 16, 17 и 19 (фиг. 17), 15, 16 и 18 (фиг. 19), 17, 18 и 20 (фиг. 21, 23), 21, 22, .. . , 2N (фиг. 9) на с. 104-105 (можно реализовать на микросхеме К155ИР13 - с. 111 рис. 1.78).

Принцип работы умножителей 521, 522, ..., 52N (фиг. 6) и 621, 622, ..., 62N (фиг. 7) известен и описан в книге: М.А. Карцев, В.А. Брик. Вычислительные системы и синхронная арифметика. -М.: Радио и связь, 1981, - с. 163-221. Могут быть реализованы на микросхемах. SN54284 и SN54285, с. 305, рис. 6.3.12 или на микросхеме ADSP1016 (С. Кун. Матричные процессоры на СБИС: Пер. с англ. -М.: Мир, 1991, - с. 502, табл. 7.4).

Принципы работы сумматоров 541, 542, ..., 54N (фиг. 6), блоков вычитания 641, 642, ..., 64N (фиг. 7), 20 (фиг. 17), 19 (фиг. 19) и 21 (фиг. 21, 23) известны и описаны в книге: Д. Гивоне, Р. Россе. Микропроцессоры и микрокомпьютеры: Вводный курс: Пер. с англ. -М.: Мир, 1983, - с. 184-198. Полный сумматор описан в книге В. Л. Шило. Популярные цифровые микросхемы. Справочник, 2-е изд., испр., - Челябинск: Металлургия, 1989, - с. 152, рис. 1.112, - с. 153, рис. 1.113. Блок вычитания на основе полных сумматоров приведен в книге Д. Гивоне, Р. Россе. Микропроцессоры и микрокомпьютеры: Вводный курс: Пер. с англ. -М.: Мир, 1983, - с. 190, рис. 5.38. Можно реализовать на элементах ИСКЛ. ИЛИ - К155ЛП5, И - К155ЛИ1, ИЛИ - из ИЛИ-НЕ К155ЛЕ4 и НЕ К155ЛН1.

Принцип реализации коммутаторов 7 (фиг. 5), 6 (фиг. 10, 13), 5 (фиг. 15), 7 и 8 (фиг. 17), 6 и 7 (фиг. 19), 8 и 9 (фиг. 21, 23) известен и описан в книге В. Л. Шило. Популярные цифровые микросхемы Справочник, 2-е изд., испр. , - Челябинск: Металлургия, 1989, - с. 220. Может быть реализован на микросхеме К561КТЗ.

Принцип действия фазовращателя 1 (фиг. 5, 13, 17) известен и приведен в книге Белецкий А.Ф. Теория линейных электрических цепей. Учебник для вузов. -М. : Радио и связь, 1986, - с. 508-513.

Линию задержки 2 (фиг. 10, 15, 19) можно реализовать с помощью регистров 21. . . 2N, как показано на фиг, 9. Управляющие входы регистров объединены. Информационный вход первого регистра является входом линии задержки, а выход последнего регистра - выходом линии задержки. Можно реализовать на микросхемах К155ИР13, как показано в книге B.Л. Шило. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1988, с. 111, рис. 1.78.

Линию задержки 2 (. фиг. 5, 13, 17; можно реализовать, как изложено в книге Гольденберг Л.M. Импульсные и цифровые устройства. Учебник для вузов, -М.: Связь, 1973. - с. 43-50.

Принцип действия аналого-цифрового преобразователя типа 3, 4 (фиг. 5, 13, 17) и 1 (фиг. 10, 15, 19, 21, 23) известен и описан в книге: В.Н. Вениаминов, O. Н. Лебедев. А. И. Мирошниченко. Микросхемы и их применение. Справочное пособие - 3-е над. перераб. и дополн. М. : Радио и связь.- 1989, - с. 180-184. Он может быть реализован на микросхеме K1108ПВ2 (И.В. Новаченки, В.А. Телец. Микросхемы для бытовой аппаратуры. Дополнение 2-е. Справочник - М.: Радио и связь. 1992, - с. 171).

Принцип работы блока преобразования по Гильберту 3 (фиг. 10, 15, 19) известен и описан в книге Л.Рабинер, Б.Голд. Теория и применение цифровой обработки сигналов. Пер. с англ. - М.: Мир, 1978, - с. 81 - 88. Он может быть реализован по схеме, приведенной на фиг. 12. Реализация преобразования по Гильберту основана на программе, приведенной в этой же книге (с. 217-227).

Совокупность блоков 8. . . 13 (фиг. 5), 7... 12 (фиг. 10, 13), 6... 11 (фиг. 15), 21. ..26 (фиг. 17), 20...25 (фиг. 19), 22...27 (фиг. 21, 23), 3 (фиг. 10, 15, 19) может быть реализована на цифровом процессоре обработки сигналов TMS32010 с дополнительными элементами, как показано соответственно на фиг. 8, 11, 14, 16, 18, 20, 22, 24, 12 (входы и выходы устройств полностью соответствуют входам и выходам группы блоков, обведенных прерывистой линией). При этом блок управления 12 (фиг. 5), 11 (фиг. 10, 13), 10 (фиг. 15), 25 (фиг. 17), 24 (фиг. 19), 26 (фиг. 21, 23) реализован на цифровом процессоре обработки сигналов 121 и элементах 122... 128. Блоки памяти 8 и 11 (фиг. 5), 7 и 10 (фиг. 10, 13), 6 и 9 (фиг. 15), 21 и 24 (фиг. 17), 20 и 23 (фиг. 19), 22 и 25 (фиг. 21, 23) реализованы на цифровом процессоре обработки сигналов (144 16-ти разрядных слова памяти) и ОЗУ 129. Блок определения частоты 13 (фиг. 5), 12 (фиг. 10, 12), 11 (фиг. 15), 26 (фиг. 17), 25 (фиг. 19), 27 (фиг. 21, 23) известен и может быть реализован на цифровом процессоре обработки сигналов 121 TMS32010. Принцип действия TMS32010 подробно рассмотрен в книге Цифровой процессор обработки сигналов TMS32010 и его применение /Под ред. А.А. Ланнэ. Л.; ВАС, 1990, - 0.51-102. Сам процессор изображен на рис. 3.1, -с. 75.

Счетчик 123 (фиг. 8, 11, 14, 16, 18, 20, 22, 24), 33 (фиг. 12) - реверсивный, 16-ти разрядный. Принцип работы известен и описан в В. Л. Шило. Популярные цифровые микросхемы. Справочник. -М.: Радио и связь, 1988, - с. 85-93, рис. 1.67, с. 91. Может быть реализован на микросхеме К155ИЕ7. Порядок соединения четырех счетчиков описан в книге В.Л. Шило. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь. 1988, - с. 92-94. Он может быть реализованы на микросхеме К155ИЕ8, - с. 94, рис. 1.69.

Принцип действия блока памяти (ОЗУ) 129 (фиг. 8, 11, 14, 16, 18, 20, 22, 24), 38 (фиг. 12) известен и описан в книге: В.Н. Вениаминов, О.Н. Лебедев, А. И. Мирошниченко. Микросхемы и их применение. Справочное пособие - 3-е изд. перераб. и дополн. М.: Радио и связь, 1989, - с. 145-148. Может быть реализован на микросхеме IDT7186-70 (Цифровой процессор обработки сигналов TMS32010 и его применение /Под ред. А.А. Ланнэ.- Л.: ВАС, 1990, - с. 50).

Принцип работы элементов И-НЕ 127 и 128 (фиг. 8, 11, 14, 16, 18, 20, 22, 24), 36 и 37 (фиг. 12), ИЛИ-НЕ 125 и 126 фиг. 8, 11, 14, 16, 18, 20, 22, 24), 34 и 35 (фиг. 12) известен и описан в книге: Хоровиц П., Хилл У. Искусство схемотехники: в двух томах. T.I. Пер. с англ. Изд. 2-е, стереотип. - М. : Мир, 1984. - с. 510, рис. 8.5. Они могут быть реализованы на микросхеме К155ЛЕ1.

Принцип действия элементов 122 и 124 (фиг. 8, 11, 14, 16, 18, 20, 22, 24), 32 (фиг. 12) известен и описан в книге В.Л. Шило. Популярные цифровые микросхемы. Справочник. -М. : Радио и связь, 1988, - с. 130-136, рис. 1.97. Они могут быть реализованы на микросхеме К155ИД7, К531ИД7.

Принцип фильтрации на основе быстрого преобразования Фурье известен и описан в книге Л. Рабинер, Б.Голд. Теория и применение цифровой обработки сигналов. Пер. с англ. - М.: Мир, 1978, - с. 394-429. В этой же книге (с. 441-463) описан и принцип работы усредняющих фильтров. (В нашем случае К=4 в формулах 6.103 и 6.108). Пример реализации быстрого преобразования Фурье на цифровом процессоре обработки сигналов TMS32010 приведен в книге: Цифровой процессор обработки сигналов TMS32010 и его применение /Под ред. А.А. Ланнэ. - Л. : ВАС, 1990, - с. 259. А на с. 260 данной книги приведен расчет объема необходимой для этого памяти. Этот принцип использован в блоках фильтров 10 (фиг. 5), 9 (фиг. 10, 13), 8 (фиг. 15), 23 (фиг. 17), 22 (фиг. 19), 24 (фиг. 21, 23) и реализован в составе устройств, соответственно приведенных на фиг. 8, 11, 14, 16, 18, 20, 22, 24.

Принцип работы блока быстрого преобразования Фурье 11 (фиг. 17), 10 (фиг. 19), 2 и 12 (фиг. 21, 23) известен и описан в книге Л.Рабинер, Б. Голд. Теория и применение цифровой обработки сигналов. Пер. с англ. - М.: Мир, 1978, с. 394-429. В этой же книге (с. 441-463) описан и принцип работы усредняющих фильтров. В нашем случае К=4 в формулах 6.103 и 6.108. Пример реализации быстрого преобразования Фурье на цифровом процессоре обработки сигналов TMS32010 приведен в книге: Цифровой процессор обработки сигналов TMS32010 и его применение /Под ред. А.А. Ланнэ. - Л.: ВАС, 1990, - с. 259. А на с. 260 данной книги приведен расчет необходимого для этого объема памяти. Блок преобразования Фурье и определения спектральной плотности мощности 22 (фиг. 17), 21 (фиг. 19), 23 (фиг. 21, 23) основан на быстром преобразовании Фурье и может быть реализован в составе устройств, приведенных соответственно на фиг. 18, 20, 22, 24.

Принцип работы блока обратного быстрого преобразования Фурье 12 (фиг. 17), 11 (фиг. 19), 3 и 13 (фиг. 21, 23) известен и описан в книге Л.Рабинер, Б. Голд. Теория и применение цифровой обработки сигналов. Пер. с англ.- М.: Мир, 1978, с. 394-420, 633-658. Реализация обратного быстрого преобразования Фурье на цифровом процессоре обработки сигналов TMS32010 приведена в книге: Цифровой процессор обработки сигналов TMS32010 и его применение /Под ред. А. А. Ланнэ. - Л. : ВАС, 1990, - с. 259. А на с. 260 последней книги приведен расчет необходимого для этого объема памяти.

Принцип дискретного косинусного преобразования Фурье (соответственно блоки 8 и 7 на фиг. 13 и 15) известен и описан в книгах:
Методы передачи изображений. Сокращение избыточности /Под ред. У.К. Претта. -М. : Радио и связь, 1983, - 264 с;
Киволовиц П. Сжатие изображений по стандарту JPEG //Мир ПК, 1992, N 4, -с. 46-51;
Ахмед Н. , Рао И.Р. Ортогональные преобразования при обработке цифровых сигналов. -М.: Связь, 1980, - 248 с.

Реализация дискретного косинусного преобразования Фурье на цифровом процессоре обработки сигналов TMS32010 основано на использовании быстрого преобразования Фурье, которое приведено в книге: Цифровой процессор обработки сигналов TMS32010 и его применение /Под ред. А.А. Ланнэ.- Л.:ВАС, 1990, с. -259. А на с. 260 данной книги приведен расчет необходимого для этого объема памяти. Блок преобразования Фурье и определения спектральной плотности мощности 8 (фиг. 13) и 7 (фиг. 15) основан на дискретном косинусном преобразовании и может быть реализован в составе устройств, приведенных соответственно на фиг. 14, 16.

Дискретное преобразование Фурье известно и описано в книге Л.Рабинер, Б. Голд. Теория и применение цифровой обработки сигналов. Пер. с англ.- М.: Мир, 1978, с. 62-71. Блок преобразования Фурье и определения спектральной плотности мощности 9 (фиг. 5) и 8 (фиг. 10) основан на дискретном преобразовании Фурье и может быть реализован в составе устройств, приведенных соответственно на фиг. 8 и 11.1

Формула изобретения

1. Способ оценивания несущей частоты сигнала, заключающийся в предварительной дискретизации принятого сигнала в пределах полосы частот поиска в первую последовательность дискретных отсчетов Р₁, вычислении компонент спектральной плотности мощности в дискретных точках методом преобразования Фурье, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, отличающийся тем, что дополнительно принятый сигнал сдвигают по фазе на /2 и дискретизируют его во вторую последовательность P₂ дискретных отсчетов, формируют третью последовательность дискретных отсчетов P₃ объемом М 2N-1, где М - общее число дискретных отсчетов, путем перемножения дискретных отсчетов первой последовательности Р₁ по формуле

где N - число отсчетов, определяющее длину окна;
i - номер дискретного отсчета,
формируют четвертую последовательность дискретных отсчетов Р₄ объемом M 2N-1 путем перемножения дискретных отсчетов второй последовательности Р₂ по формуле

формируют пятую последовательность дискретных отсчетов Р₅ путем поэлементного сложения дискретных отсчетов третьей Р₃ и четвертой Р₄ последовательностей, формируют шестую последовательность дискрентных отсчетов Р₆ объемов М 2N-1 путем перемножения дискретных отсчетов первой Р₁ и второй P₂ последовательностей по формуле

формируют седьмую последовательность дискретных отсчетов Р₇ объемом М 2N-1 путем умножения дискретных отсчетов второй Р₂ и первой Р₁ последовательностей по формуле

формируют восьмую последовательность дискретных отсчетов P₈ путем поэлементного вычитания дискретных отсчетов седьмой последовательности P₇ из дискретных отсчетов шестой последовательности Р₆, формируют девятую последовательность дискретных отсчетов P₉ объемом М 2N-1 путем сложения дискретных отсчетов пятой P₅ и восьмой P₈ последовательностей по формуле
P₉(i) = P₅(i) + jP₈(i),
где j - мнимая единица, преобразуют девятую последовательность P₉ методом дискретного преобразования Фурье.

2. Устройство оценивания несущей частоты, содержащее последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются информационными выходами устройства оценивания несущей частоты, блок управления, группа адресных выходов которого соединена с группами адресных входов первого и второго блоков памяти, а первая группа управляющих выходов соединена с группами управляющих входов первого и второго блоков памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров и блока определения частоты, отличающееся тем, что дополнительно введены фазовращатель, линия задержки, первый и второй аналого-цифровые преобразователи, первый и второй блоки преобразования сигнала и коммутатор, причем информационные входы фазовращателя и линии задержки объединены и соединены с информационным входом устройства оценивания несущей частоты, информационный вход первого аналого-цифрового преобразователя соединен с выходом линии задержки, тактовый вход объединен с тактовым входом второго аналого-цифрового преобразователя и соединен с тактовым входом устройства оценивания несущей частоты, вход разрешения объединен c входом разрешения второго аналого-цифрового преобразователя и выходом разрешения блока управления, а выход готовности соединен с первым входом готовности блока управления, второй вход готовности которого соединен с выходом готовности второго аналого-цифрового преобразователя, информационный вход которого соединен с выходом фазовращателя, а информационные выходы соединены с вторыми группами информационных входов первого и второго блоков преобразования сигналов, первые группы информационных входов которых соединены с информационными выходами первого аналого-цифрового преобразователя, a N групп информационных выходов каждого блока преобразования сигнала соединены соответственно с первой по N и N+1 по 2N группами информационных входов коммутатора, информационные выходы которого соединены с информационными входами первого блока памяти, а адресные входы соединены с адресными выходами блока управления, второй управляющий выход которого соединен с входами управления первого и второго блоков преобразования сигнала.

3. Устройство по п.2, отличающееся тем, что первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов первого блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистра первой группы RG_1i соединены с первыми группами входов соответствующих умножителей Х_1j, i = j, i = 1,2,...N, а выходы регистра второй группы RG_2i соединены со вторыми группами входов умножителей Х_2j в обратном порядке, когда j = N - i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

4. Устройство по п.2, отличающееся тем, что второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания, причем первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала, вторые группы информационных входов первого и второго трактов объединены и соединены с второй группой информационных входов второго блока преобразования сигнала, управляющие входы первого и второго трактов обработки объединены и соединены c входом управления второго блока преобразования сигнала, а N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки, а группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки, информационные входы N-го регистра второй группы объединены с второй группой информационных входов тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2, . ..N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов соответствующих умножителей Х_2j, i = j, i = 1,2,...N, а выходы умножителей являются соответствующими группами выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

5. Устройство оценивания несущей частоты, содержащее последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются информационными выходами устройства оценивания несущей частоты, блок управления, группа адресных выходов которого соединена с группами адресных входов первого и второго блоков памяти, а первая группа управляющих выходов соединена с группами управляющих входов первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и блока определения частоты, отличающееся тем, что дополнительно введены аналого-цифровой преобразователь, линия задержки, блок преобразования по Гильберту, первый и второй блоки преобразования сигнала и коммутатор, причем информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты, тактовый вход соединен с тактовым входом устройства оценивания несущей частоты, выход готовности соединен с входом готовности блока управления, выход разрешения которого соединен с входом разрешения аналого-цифрового преобразователя, выходы которого соединены с информационными входами блока преобразования по Гильберту и информационными входами линии задержки, выходы которой соединены с первыми группами информационных входов первого и второго блоков преобразования сигнала, вторые группы информационных входов которых соединены с выходами блока преобразования по Гильберту, N групп выходов первого блока преобразования сигнала соединены с первой совокупностью из N групп соответствующих входов коммутатора, вторая совокупность из N групп входов которого соединена с N соответствующими группами выходов второго блока преобразования сигнала, управляющий вход которого объединен с управляющим входом первого блока преобразования сигнала и вторым управляющим выходом блока управления, третий управляющий выход которого соединен с управляющими входами линии задержки и блока преобразования по Гильберту, а адресные выходы соединены с адресными входами коммутатора, выходы которого соединены с информационными входами первого блока памяти.

6. Устройство по п.5, отличающееся тем, что первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов первого блока преобразования сигналов соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигналов, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистра первой группы RG_1i соединены с первыми группами входов соответствующих умножителей Х_1j, i = j, i = 1,2,...N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов умножителей Х_2j в обратном порядке, когда j = N - i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

7. Устройство по п.5, отличающееся тем, что второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания, причем первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала, вторые группы информационных входов первого и второго трактов объединены и соединены с второй группой информационных входов второго блока преобразования сигнала, управляющие входы первого и второго трактов обработки объединены и соединены с входом управления второго блока преобразования сигнала, а N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки, а группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки, информационные входы N-го регистра второй группы объединены с второй группой информационных входов тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей Х_1j, i = j, i = 1,2, . . .N, а выходы регистров второй группы RG_2i соединены с вторыми группами входов соответствующих умножителей Х_2j, i = j, i = 1,2,...N, а выходы умножителей являются соответствующими группами выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

8. Способ оценивания несущей частоты сигнала, заключающийся в предварительной дискретизации принятого сигнала в пределах полосы частот поиска в первую последовательность дискретных отсчетов P₁, вычислении компонент спектральной плотности мощности в дискретных точках, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, отличающийся тем, что дополнительно принятый сигнал сдвигают по фазе на /2 и дискретизируют его во вторую последовательность дискретных отсчетов Р₂, формируют последовательность произведений R₁(i) объемом М 2N-1, где М - общее число дискретных отсчетов, путем перемножения первой последовательности P₁ по формуле

где N - число отсчетов, определяющее длину окна;
i - номер произведения и дискретного отсчета,
формируют последовательность произведений R₂(i) объемом М 2N-1 путем перемножения дискретных отсчетов второй последовательности Р₂ по формуле

затем суммируют поэлементно произведения R₁(i) и R₂(i) умножают результат суммирования на нормирующий множитель, а полученную последовательность дискретных отсчетов преобразуют методом дискретного косинусного преобразования.

9. Устройство оценивания несущей частоты, содержащее блок управления и первый блок памяти, последовательно соединенные блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются информационными выходами устройства оценивания несущей частоты, управляющие входы которого объединены с управляющими входами первого блока памяти, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, отличающееся тем, что дополнительно введены фазовращатель, линия задержки, первый и второй аналого-цифровые преобразователи, блок преобразования сигнала, коммутатор и блок дискретного косинусного преобразования и определения спектральной плотности мощности, причем вход фазовращателя объединен с входом линии задержки и соединен с информационным входом устройства оценивания несущей частоты, а выход соединен с информационным входом второго аналого-цифрового преобразователя, тактовый вход которого объединен с тактовым входом первого аналого-цифрового преобразователя и соединен с тактовым входом устройства оценивания несущей частоты, а выход готовности соединен с вторым входом готовности блока управления, первый вход готовности которого соединен с выходом готовности первого аналого-цифрового преобразователя, вход разрешения которого объединен с входом разрешения второго аналого-цифрового преобразователя и выходом разрешения блока управления, а информационные выходы соединены с первой группой информационных входов блока преобразования сигнала, вторая группа информационных входов которого соединена с информационными выходами второго аналого-цифрового преобразователя, управляющий вход соединен с вторым управляющим выходом блока управления, a N групп выходов соединены с соответствующими N группами входов коммутатора, адресные входы которого объединены с адресными входами первого блока памяти, а информационные выходы соединены с информационными входами первого блока памяти, выходы которого соединены с информационными входами блока дискретного косинусного преобразования и определения спектральной плотности мощности, управляющие входы которого соединены с первой группой управляющих выходов блока управления, а выходы соединены с информационными водами блока фильтров.

10. Устройство по п.9, отличающееся тем, что блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей Х_1j, i = j, i = 1,2,...N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов умножителей Х_2j в обратном порядке, когда j = N - i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

11. Устройство оценивания несущей частоты, содержащее первый блок памяти, блок управления, последовательно соединенные блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а управляющие входы объединены с управляющими входами первого блока памяти, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных входов которого соединена с адресными входами первого и второго блоков памяти, отличающееся тем, что дополнительно введены аналого-цифровой преобразователь, линия задержки, блок преобразования по Гильберту, блок преобразования сигнала, коммутатор и блок дискретного косинусного преобразования и определения спектральной плотности мощности, причем информационный вход аналого-цифрового преобразователя является информационным входом устройства оценивания несущей частоты, тактовый вход соединен с тактовым входом устройства оценивания несущей частоты, выход готовности соединен с входом готовности блока управления, разрешающий выход которого соединен c входом разрешения аналого-цифрового преобразователя, информационные выходы которого соединены с информационными входами блока преобразования по Гильберту и информационными входами линии задержки, выходы которой соединены с первой группой информационных входов блока преобразователя сигнала, вторая группа информационных входов которого соединена с выходами блока преобразования по Гильберту, а N групп информационных выходов соединены с соответствующими N группами информационных входов коммутатора, адресные входы которого объединены с адресными входами первого блока памяти, а информационные выходы - с информационными входами первого блока памяти, выходы которого соединены с информационными входами блока дискретного косинусного преобразования и определения спектральной плотности мощности, информационные выходы которого соединены с информационными входами блока фильтров, а входы управления соединены с первой группой управляющих выходов блока управления, второй выход управления которого соединен с входами управления линии задержки и блока преобразования по Гильберту, а третий выход управления соединен с входом управления блока преобразования сигнала.

12. Устройство по п.11, отличающееся тем, что блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов, блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2,...N, a выходы регистров второй группы RG_2i соединены с вторыми группами входов умножителей X_2j в обратном порядке, когда j = N - i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

13. Способ оценивания несущей частоты сигнала, заключающийся в предварительной дискретизации в пределах полосы частот поиска принятого сигнала в первую последовательность дискретных отсчетов P₁, вычислении компонент спектральной плотности мощности в дискретных точках, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, отличающийся тем, что дополнительно принятый сигнал сдвигают по фазе на /2 дискретизируют его во вторую последовательность дискретных отсчетов Р₂, формируют третью последовательность дискретных отсчетов Р₃ объемом М 2N-1, где М - общее число дискретных отсчетов, путем перемножения дискретных отсчетов первой последовательности P₁ по формуле

где N - число отсчетов, определяющее длину окна;
i - номер дискретного отсчета,
формируют четвертую последовательность дискретных отсчетов Р₄ объемом М 2N-1 путем перемножения дискретных отсчетов второй последовательности P₂ по формуле

формируют пятую последовательность дискретных отсчетов P₅ путем поэлементного сложения дискретных отсчетов третьей Р₃ и четвертой P₄ последовательностей, формируют шестую последовательность дискретных отсчетов Р₆ объемом М 2N-1 по формуле

формируют седьмую последовательность дискретных отсчетов Р₇ объемом М 2N-1 путем перемножения дискретных отсчетов первой P₁ и второй Р₂ последовательностей по формуле

формируют восьмую последовательность дискретных отсчетов P₈ объемом М 2N-1 путем перемножения дискретных отсчетов второй Р₂ и первой P₁ последовательностей по формуле

формируют девятую последовательность дискретных отсчетов Р₉ путем поэлементного вычитания дискретных отсчетов восьмой последовательности P₈ из дискретных отсчетов седьмой последовательности P₇, формируют десятую последовательность дискретных отсчетов Р₁₀ объемом М 2N-1 по формуле

формируют одиннадцатую последовательность дискретных отсчетов Р₁₁ путем сложения дискретных отсчетов шестой Р₆ и десятой Р₁₀ последовательностей по формуле
Р₁₁(i) = Р₆(i) + j Р₁₀(i),
где j - мнимая единица,
формируют двенадцатую последовательность дискретных отсчетов P₁₂ методом прямого быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов Р₁₁, формируют тринадцатую последовательность дискретных отсчетов Р₁₃ методом обратного быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов Р₁₁, формируют четырнадцатую последовательность дискретных отсчетов P₁₄ объемом М 2N-1 путем поэлементного сложения дискретных отсчетов тринадцатой Р₁₃ и двенадцатой последовательностей дискретных отсчетов P₁₃ по формуле
P₁₄(i) = {ReP₁₂(i) + ReP₁₃(i)} + j{Im P₁₂(i) + ImP₁₃(i)},
формируют пятнадцатую последовательность дискретных отсчетов P₁₅ объемом М 2N- по формуле

формируют шестнадцатую последовательность дискретных отсчетов P₁₆ путем умножения пятнадцатой последовательности дискретных отсчетов P₁₅ на нормирующий множитель, а из полученной последовательности вычисляют компоненты спектральной плотности мощности.

14. Устройство оценивания несущей частоты, содержащее блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а управляющие входы объединены с управляющими входами первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, отличающееся тем, что дополнительно введены фазовращатель, линия задержки, первый и второй аналого-цифровые преобразователи, первый и второй коммутаторы, блок быстрого преобразования Фурье, блок обратного быстрого преобразования Фурье, третий, четвертый, пятый и шестой блоки памяти, сумматор, блок вычитания, первый, второй и третий регистры и блок вычисления квадрата модуля аналитического сигнала, причем вход линии задержки объединен с входом фазовращателя и информационным входом устройства оценивания несущей частоты, а выход соединен с информационным входом первого аналого-цифрового преобразователя, тактовый вход которого объединен с тактовым входом второго аналого-цифрового преобразователя и тактовым входом устройства оценивания несущей частоты, вход разрешения объединен с входом разрешения второго аналого-цифрового преобразователя и выходом разрешения блока управления, первый вход готовности которого соединен с выходом готовности первого аналого-цифрового преобразователя, а второй вход готовности - с выходом готовности второго аналого-цифрового преобразователя, информационный вход которого соединен с выходом фазовращателя а выходы соединены с информационными входами первого регистра и вторыми группами информационных входов первого и второго блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами первого аналого-цифрового преобразователя и информационными входами второго регистра, выходы которого соединены c второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала, первая группа информационных входов которого соединена с выходами первого регистра, управляющий вход которого объединен с управляющим входом второго регистра и вторым управляющим выходом блока управления, третий управляющий выход которого соединен с входом управления первого блока преобразования сигнала и входом управления второго блока преобразования сигнала, N групп выходов которого соединены с соответствующими N группами информационных входов второго коммутатора, адресные входы которого объединены с адресными входами первого, третьего, четвертого, пятого и шестого блоков памяти и адресными входами первого коммутатора, N групп информационных входов которого соединены с соответствующими N группами выходов первого блока преобразования сигнала, а выходы соединены с информационными входами третьего блока памяти, выходы которого соединены с информационными входами блока быстрого преобразования Фурье, выходы которого соединены с информационными входами пятого блока памяти, выходы которого соединены с первой группой информационных входов сумматора, а управляющие входы объединены с управляющими входами третьего блока памяти, блока быстрого преобразования Фурье, блока обратного быстрого преобразования Фурье, шестого блока памяти, первой группой управляющих выходов блока управления и управляющими входами четвертого блока памяти, информационные входы которого соединены с выходами второго коммутатора, а выходы - с информационными входами блока обратного быстрого преобразования Фурье, выходы которого соединены с информационными входами шестого блока памяти, выходы которого соединены с второй группой информационных входов сумматора, управляющий вход которого соединен с четвертым управляющим выходом блока управления, а выходы соединены с группой входов уменьшаемого блока вычитания, группа входов вычитаемого которого соединена с выходами третьего регистра, информационные входы которого соединены с выходами блока вычисления квадрата модуля аналитического сигнала, вход записи соединен с выходом записи блока управления, вход считывания - с выходом считывания блока управления, пятый управляющий выход которого соединен с входом управления блока вычитания, выходы которого соединены с информационными входами первого блока памяти.

15. Устройство по п.14, отличающееся тем, что первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов первого блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2,...N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов умножителей X_2j в обратном порядке, когда j = N + i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

16. Устройство по п.14 отличающееся тем, что второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания, причем первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала, вторые группы информационных входов первого и второго трактов объединены и соединены с второй группой информационных входов второго блока преобразования сигнала, управляющие входы первого и второго трактов обработки объединены и соединены со входом управления второго блока преобразования сигнала, а N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки, а группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки, информационные входы N-го регистра второй группы объединены c второй группой информационных входов тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей Х_1j, i = j, i = 1,2, . . .N, а выходы регистров второй группы RG_2i соединены с вторыми группами входов соответствующих умножителей Х_2j, i = j, i = 1,2,...N, а выходы умножителей являются соответствующими группами выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

17. Устройство оценивания несущей частоты, содержащее блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а входы управления объединены с входами управления первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, отличающееся тем, что дополнительно введены аналого-цифровой преобразователь, линия задержки, блок преобразования по Гильберту, третий, четвертый, пятый и шестой блоки памяти, первый и второй коммутаторы, первый и второй блоки преобразования сигнала, блок быстрого преобразования Фурье, блок обратного быстрого преобразования Фурье, сумматор, первый, второй и третий регистры, блок вычисления квадрата модуля аналитического сигнала и блок вычитания, причем информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты, тактовый вход соединен с тактовым входом устройства оценивания несущей частоты, выход готовности соединен с входом готовности блока управления, выход разрешения которого соединен с входом разрешения аналого-цифрового преобразователя, выходы которого соединены с информационными входами блока преобразования по Гильберту и информационными входами линии задержки, выходы которой соединены с информационными входами второго регистра, первой группой информационных входов первого блока преобразования сигнала и первой группой информационных входов второго блока преобразования сигнала, вторая группа информационных входов которого объединена с информационными входами первого регистра, выходами блока преобразования по Гильберту и второй группой информационных входов первого блока преобразования сигнала, N групп выходов которого соединены с соответствующими N группами информационных входов первого коммутатора, выходы которого соединены с информационными входами третьего блока памяти, а адресные входы объединены с адресными входами третьего, четвертого, пятого и шестого блоков памяти, группой адресных выходов блока управления и адресными входами второго коммутатора, N групп информационных входов которого соединены с соответствующими N группами выходов второго блока преобразования сигнала, а выходы соединены с информационными входами четвертого блока памяти, входы управления которого объединены со входами управления блока быстрого преобразования Фурье, блока обратного быстрого преобразования Фурье, входами управления пятого и шестого блоков памяти, первой группой управляющих выходов блока управления и управляющими входами третьего блока памяти, выходы которого соединены с информационными входами блока быстрого преобразования Фурье, выходы которого соединены с информационными входами пятого блока памяти, выходы которого соединены с первой группой информационных входов сумматора, вторая группа информационных входов которого соединена с выходами шестого блока памяти, информационные входы которого соединены с выходами блока обратного быстрого преобразования Фурье, информационные входы которого соединены с выходами четвертого блока памяти, а выходы сумматора соединены с входами уменьшаемого блока вычитания, входы вычитаемого которого соединены с выходами третьего регистра, информационные входы которого соединены с выходами блока вычисления квадрата модуля аналитического сигнала, первая группа информационных входов которого соединена с выходами первого регистра, а вторая группа информационных входов - с выходами второго регистра, управляющий вход которого объединен с управляющим входом первого регистра и вторым управляющим выходом блока управления, выход записи которого соединен с входом записи третьего регистра, вход считывания которого соединен с выходом считывания блока управления, третий управляющий выход которого соединен с информационными входами первого блока памяти, управляющий вход линии задержки объединен с входами управления блока преобразования по Гильберту и четвертым управляющим выходом блока управления, пятый управляющий выход которого соединен с управляющими входами первого и второго блоков преобразования сигнала, а шестой управляющий выход соединен с управляющим входом сумматора.

18. Устройство по п.17, отличающееся тем, что первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов первого блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2,...N, а выходы регистров второй группы RG_2i соединены со вторыми группами с вторыми группами входов умножителей X_2j в обратном порядке, когда j = N + i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

19. Устройство по п.17, отличающееся тем, что второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания, причем первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала, вторые группы информационных входов первого и второго трактов объединены и соединены с второй группой информационных входов второго блока преобразования сигнала, управляющие входы первого и второго трактов обработки объединены и соединены с входом управления второго блока преобразования сигнала, а N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки, а группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки, информационные входы N-го регистра второй группы объединены с второй группой информационных входов тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2, . . .N, а выходы регистров второй группы RG_2i соединены с вторыми группами входов соответствующих умножителей X_2j, i = j, i = 1,2,...N, а выходы умножителей являются соответствующими группами выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

20. Способ оценивания несущей частоты сигнала, заключающийся в предварительной дискретизации в пределах полосы частот поиска принятого сигнала в первую последовательность дискретных отсчетов Р₁ вычислении компонент спектральной плотности мощности в дискретных точках, выделении частотной области спектральной плотности мощности с максимальной концентрацией мощности сигнала и вычислении оценки несущей частоты в выделенной области, отличающийся тем, что после дискретизации сигнала в первую последовательность дискретных отсчетов P₁ над ним выполняют прямое преобразование Фурье, обнуляют спектральные компоненты на частотах, меньших нуля, затем из полученных спектральных компонент формируют промежуточную последовательность дискретных отсчетов Р_п методом обратного быстрого преобразования Фурье, формируют вторую последовательность дискретных отсчетов Р₂ объемом М 2N-1, где М - общее число дискретных отсчетов, по формуле
P₂(i) = Im[P_п(i)],
формируют третью последовательность дискретных отсчетов Р₃ объемом М 2N-1 путем перемножения дискретных отсчетов первой последовательности P₁ по формуле

где N - число отсчетов, определяющее длину окна;
i - номер дискретного отсчета,
формируют четвертую последовательность дискретных отсчетов P₄ объемом М 2N-1 путем перемножения дискретных отсчетов второй последовательности P₂ по формуле

формируют пятую последовательность дискретных отсчетов P₅ путем поэлементного сложения дискретных отсчетов третьей Р₃ и четвертой P₄ последовательностей, формируют шестую последовательность дискретных отсчетов Р₆ объемом М 2N-1 по формуле

формируют седьмую последовательность дискретных отсчетов P₇ объемом М 2N-1 путем перемножения дискретных отсчетов первой Р₁ и второй Р₂ последовательностей по формуле

формируют восьмую последовательность дискретных отсчетов P₈ объемом М 2N-1 путем перемножения дискретных отсчетов второй P₂ и первой P₁ последовательностей по формуле

формируют девятую последовательность дискретных отсчетов Р₉ путем поэлементного вычитания дискретных отсчетов восьмой последовательности P₈ из дискретных отсчетов седьмой последовательности Р₇, формируют десятую последовательность дискретных отсчетов Р₁₀ объемом М 2N-1 по формуле

формируют одиннадцатую последовательность дискретных отсчетов Р₁₁ путем сложения дискретных отсчетов шестой Р₆ и десятой Р₁₀ последовательностей по формуле:
Р₁₁(i) = Р₆(i) + jР₁₀(i),
где j - мнимая единица, формируют двенадцатую последовательность дискретных отсчетов Р₁₂ методом прямого быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов, P₁₁ формируют тринадцатую последовательность дискретных отсчетов P₁₃ методом обратного быстрого преобразования Фурье над одиннадцатой последовательностью дискретных отсчетов Р₁₁, формируют четырнадцатую последовательность дискретных отсчетов Р₁₄ объемом М 2N-1 путем поэлементного сложения дискретных отсчетов тринадцатой P₁₃ и двенадцатой последовательностей дискретных отсчетов P₁₂ по формуле
P₁₄(i) = {ReP₁₂(i) + ReP₁₃(i)} + j{Im P₁₂(i) + ImP₁₃(i)},
формирует пятнадцатую последовательность дискретных отсчетов P₁₅ объемом M 2N-1 по формуле

формируют шестнадцатую последовательность дискретных отсчетов P₁₆ путем умножения пятнадцатой последовательности дискретных отсчетов P₁₅ на нормирующий множитель, а из полученной последовательности вычисляют компоненты спектральной плотности мощности.

21. Устройство оценивания несущей частоты, содержащее блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а входы управления объединены с входами управления первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, отличающееся тем, что дополнительно введены аналого-цифровой преобразователь, первый и второй блоки быстрого преобразования Фурье, первый и второй блоки обратного быстрого преобразования Фурье, третий, четвертый, пятый, шестой, седьмой и восьмой блоки памяти, первый и второй блоки преобразования сигнала, первый и второй коммутаторы, первый, второй и третий регистры, блок вычисления квадрата модуля аналитического сигнала, блок вычитания и сумматор, причем информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты, тактовый вход соединен с тактовым входом устройства оценивания несущей частоты, выход готовности соединен с входом готовности блока управления, вход разрешения - с выходом разрешения блока управления, а выходы соединены с информационными входами первого блока быстрого преобразования Фурье, выходы которого соединены с информационными входами первого блока обратного быстрого преобразования Фурье, выходы которого соединены с информационными входами третьего блока памяти и информационными входами четвертого блока памяти, выходы которого соединены с информационными входами первого регистра и вторыми группами входов первого и второго блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами третьего блока памяти и информационными входами второго регистра, выходы которого соединены с второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала, первая группа информационных входов которого соединена с выходами первого регистра, управляющий вход которого объединен с управляющим входом второго регистра и вторым управляющим выходом блока управления, третий управляющий выход которого соединен с управляющим входом второго блока преобразования сигнала и управляющим входом первого блока преобразования сигнала, N групп выходов которого соединены с соответствующими N группами информационных входов первого коммутатора, выходы которого соединены с информационными входами пятого блока памяти, выходы которого соединены с информационными входами второго блока быстрого преобразования Фурье, выходы которого соединены с информационными входами седьмого блока памяти, выходы которого соединены с первой группой информационных входов сумматора, вторая группа информационных входов которого соединена с выходами восьмого блока памяти, информационные входы которого соединены с выходами второго блока обратного быстрого преобразования Фурье, информационные входы которого соединены с выходами шестого блока памяти, информационные входы которого соединены с выходами второго коммутатора, N групп информационных входов которого соединены с соответствующими N группами выходов второго блока преобразования сигнала, адресные входы которого объединены с адресными входами третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти, адресными входами первого коммутатора и группой адресных выходов блока управления, четвертый управляющий выход которого соединен с управляющим входом сумматора, выходы которого соединены с группой входов уменьшаемого блока вычитания, группа входов вычитаемого которого соединена с выходами третьего регистра, информационные входы которого соединены с выходами блока вычисления квадрата модуля аналитического сигнала, вход записи соединен с выходом записи блока управления, а вход считывания - с выходом считывания блока управления, первая группа управляющих выходов которого соединена с входами управления первого и второго блоков быстрого преобразования Фурье, первого и второго блоков обратного быстрого преобразования Фурье, входами управления третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти, а пятый управляющий выход соединен с входом управления блока вычитания, выходы которого соединены с информационными входами первого блока памяти.

22. Устройство по п.21, отличающееся тем, что первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов первого блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала, a N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2,...N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов умножителей X_2j в обратном порядке, когда i = N - i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

23. Устройство по п.21, отличающееся тем, что второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания, причем первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала, вторые группы информационных входов первого и второго трактов объединены и соединены с второй группой информационных входов второго блока преобразования сигнала, управляющие входы первого и второго трактов обработки объединены и соединены с входом управления второго блока преобразования сигнала, а N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки, а группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки, информационные входы N-го регистра второй группы объединены с второй группой информационных входов тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2, . ..N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов соответствующих умножителей X_2j, i = j, i = 1,2,...N, а выходы умножителей являются соответствующими группами выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

24. Устройство оценивания несущей частоты, содержащее блок управления и последовательно соединенные первый блок памяти, блок преобразования Фурье и определения спектральной плотности мощности, блок фильтров, второй блок памяти и блок определения частоты, выходы которого являются выходами устройства оценивания несущей частоты, а управляющие входы объединены с управляющими входами первого блока памяти, блока преобразования Фурье и определения спектральной плотности мощности, блока фильтров, второго блока памяти и первой группой управляющих выходов блока управления, группа адресных выходов которого соединена с адресными входами первого и второго блоков памяти, отличающееся тем, что дополнительно введены аналого-цифровой преобразователь, первый и второй блоки быстрого преобразования Фурье, первый и второй блоки обратного быстрого преобразования Фурье, третий, четвертый, пятый, шестой, седьмой и восьмой блоки памяти, первый и второй блоки преобразования сигнала, первый и второй коммутаторы, первый, второй и третий регистры, блок вычисления квадрата модуля аналитического сигнала, блок вычитания и сумматор, причем информационный вход аналого-цифрового преобразователя соединен с информационным входом устройства оценивания несущей частоты, тактовый вход соединен с тактовым входом устройства оценивания несущей частоты, выход готовности соединен с входом готовности блока управления, вход разрешения соединен с выходом разрешения блока управления, а выходы соединены с информационными входами третьего блока памяти и информационными входами первого блока быстрого преобразования Фурье, выходы которого соединены с информационными входами первого блока обратного быстрого преобразования Фурье, выходы которого соединены с информационными входами четвертого блока памяти, выходы которого соединены с информационными входами первого регистра, вторыми группами информационных входов первого и второго блоков преобразования сигнала, первые группы информационных входов которых соединены с выходами третьего блока памяти и информационными входами второго регистра, выходы которого соединены с второй группой информационных входов блока вычисления квадрата модуля аналитического сигнала, первая группа информационных входов которого соединена с выходами первого регистра, управляющий вход которого соединен с управляющим входом второго регистра и вторым управляющим выходом блока управления, третий управляющий выход которого соединен с управляющим входом первого блока преобразования сигнала и управляющим входом второго блока преобразования сигнала, N групп выходов которого соединены с соответствующими N группами информационных входов второго коммутатора, выходы которого соединены с информационными входами шестого блока памяти, выходы которого соединены с информационными входами второго блока обратного быстрого преобразования Фурье, выходы которого соединены с информационными входами восьмого блока памяти, выходы которого соединены c второй группой информационных входов сумматора, первая группа информационных входов которого соединена с выходами седьмого блока памяти, информационные входы которого соединены с выходами второго блока быстрого преобразования Фурье, информационные входы которого соединены с выходами пятого блока памяти, информационные входы которого соединены с выходами первого коммутатора, N групп информационных входов которого соединены с соответствующими N группами выходов первого блока преобразования сигнала, а адресные входы объединены с адресными входами третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти, адресными входами второго коммутатора и группой адресных выходов блока управления, первая группа управляющих выходов которого соединена с управляющими входами первого и второго блока быстрого преобразования Фурье, первого и второго блоков обратного быстрого преобразования Фурье, входами управления третьего, четвертого, пятого, шестого, седьмого и восьмого блоков памяти, четвертый управляющий выход блока управления соединен с управляющим входом сумматора, выходы которого соединены с входами уменьшаемого блока вычитания, группа входов вычитаемого которого соединена с выходами третьего регистра, информационные входы которого соединены с выходами блока вычисления квадрата модуля аналитического сигнала, вход записи соединен с выходом записи блока управления, а вход считывания соединен с выходом считывания блока управления, пятый управляющий выход которого соединен с управляющим входом блока вычитания, выходы которого соединены с информационными входами первого блока памяти.

25. Устройство по п.24, отличающееся тем, что первый блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N сумматоров, причем первая и вторая группы информационных входов первого блока преобразования сигнала соединены с информационными входами соответственно первого и второго трактов обработки, управляющие входы которых объединены и соединены с управляющим входом первого блока преобразования сигнала, а N групп выходов первого тракта обработки соединены соответственно с первыми группами входов N сумматоров, вторые группы входов которых соединены с соответствующими N группами выходов второго тракта обработки, а группы выходов N сумматоров являются N группами информационных выходов первого блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с информационными входами N-го регистра второй группы и соединены с группой информационных входов соответствующего тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2,...N, а выходы регистров второй группы RG_2i соединены со вторыми группами входов умножителей в обратном порядке, когда j = N - i + 1, а выходы умножителей являются соответствующей группой выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

26. Устройство по п.24, отличающееся тем, что второй блок преобразования сигнала выполнен содержащим два идентичных тракта обработки и N блоков вычитания, причем первые группы информационных входов первого и второго трактов обработки объединены и соединены с первой группой информационных входов второго блока преобразования сигнала, вторые группы информационных входов первого и второго трактов объединены и соединены с второй группой информационных входов второго блока преобразования сигнала, управляющие входы первого и второго трактов обработки объединены и соединены с входом управления второго блока преобразования сигнала, а N групп выходов первого тракта обработки соединены с входами уменьшаемого соответствующих N блоков вычитания, группы входов вычитаемого которых соединены с соответствующими выходами второго тракта обработки, а группы выходов N блоков вычитания являются N группами информационных выходов второго блока преобразования сигнала, а каждый тракт обработки выполнен содержащим первую группу из N последовательно соединенных регистров, N умножителей и вторую группу из N последовательно соединенных регистров, причем информационные входы первого регистра первой группы объединены с первой группой информационных входов тракта обработки, информационные входы N-го регистра второй группы объединены с второй группой информационных входов тракта обработки, выходы регистров первой группы RG_1i соединены с первыми группами входов соответствующих умножителей X_1j, i = j, i = 1,2, . . .N, а выходы регистров второй группы RG_2i соединены с вторыми группами входов соответствующих умножителей X_2j, i = j, i = 1,2,...N, а выходы умножителей являются соответствующими группами выходов тракта обработки, управляющий вход которого соединен с управляющими входами всех регистров первой и второй групп.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20, Рисунок 21, Рисунок 22, Рисунок 23, Рисунок 24, Рисунок 25, Рисунок 26, Рисунок 27, Рисунок 28, Рисунок 29, Рисунок 30, Рисунок 31, Рисунок 32