Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием

Авторы патента:

H03M7/02 - преобразование во взвешенные коды или из них, т.е. вес данной цифры зависит от положения ее внутри группы цифр или кодового слова

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия . Преобразователь кодов содержит группу блоков 1 преобразования

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

rs»s Н 03 М 7/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 1) 4777026/24 (22) 02.01.90 (46) 15,06.92. Бюл. N 22 (72) О.Н.Музыченко (53) 681.3 (088.8) (56) Авторское свидетельство СССР

N. 1462487, кл. Н 03 M 7/03, 1987.

Авторское свидетельство СССР

N 1492479, кл. Н 03 М 7/20, 1987.

Авторское свидетельство СССР

N. 1427574, кл, Н 03 М 7/20. 1986... Ж 1741269 А1 (54) ПРЕОБРАЗОВАТЕЛЬ КОДА СИСТЕМЫ

СЧИСЛЕНИЯ С ОДНИМ ОСНОВАНИЕМ В

КОД СИСТЕМЫ СЧИСЛЕНИЯ С ДРУГИМ

ОСНОВАНИЕМ (57) Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации. Цель изобретения вЂ” повышение быстродействия. Преобразователь кодов содержит группу блоков 1 преобразования

1741 269

40 параллельного кода в последовательности импульсов, группу блоков 2 подсчета единиц в выходном коде, группу блоков 3 формирования переноса и элемент И 4.

Функционирование происходит следующим образом. Каждый из блоков 1 преобразования преобразует часть разрядов входного параллельного кода в последовательности импульсов, поступающие на счетные входы соответствующего блока 2 подсчета, который осуществляет их подсчет.

При возникновении переноса в блоке 2 подсчета он сигналом переноса инициирует соИзобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации.

Цель изобретения вЂ” повышение быстродействия, На фиг. 1 представлена структурная схема преобразователя кода системы счисления с одним основанием в код системы счисления с другим основанием; на фиг. 2вЂ” схема преобразователя 12-разрядного двоично-десятичного кода в двоичный.

Преобразователь(фиг.1) содержит группу 1 блоков 1.1-1.р преобразования параллельного кода в последовательности импульсов, группу 2 боков 2.1-2.р подсчета единиц в выходном коде, группу 3 блоков

3.1-3.р-1 формирования переноса. элемент

И 4, тактовый вход 5. информационные входы б.i второй группы, информационные входы 7.i первой группы, информационные выходы 8.i, выход окончания работы 9, вход

10 сброса.

Тактовый вход 5 преобразователя соединен с тактовым входом блока 1.1 преобразования параллельного кода в последовательности импульсов и тактовыми входами блоков 3,1-3.р-1 формирования переноса, вход сброса 10 соединен с входами сброса блоков 1,1-1,р преобразования параллельного кода в последовательности импульсов, блоков 2.1-2.р подсчета единиц в выходном коде, блоков 3,1-3.р-1 формирования переноса, блок 1.I (! = 1,...,р) преобразования параллельного кода в последовательности импульсов соединен информационными входами с информационными входами 7.I первой группы преобразователя, выходами разрядов вЂ” c соответствующими счетными входами группы блока 2.! подсчета единиц в выходном коде. а выходом оконответствующий блок 3 формирования переноса, который на следующем такте блокирует подачу тактового импульса на тактовый вход следующего блока 1 преобразования и пропускает его на вход переноса следующего блока 2 подсчета. Работа продолжается в описанном порядке до преобразования всего входного кода, при этом на выходах останова блоков 1 преобразования появляются единичные сигналы, что вызывает единич- ный сигнал на выходе элемента И 4, свидетельствующий об окончании цикла работы.

1 з.п. ф-лы. 2 ил. чания работы вЂ” с входом элемента И 4, выход которого соединен с выходом 9 окончания работы устройства, блок 2.i подсчета единиц в выходном коде (i = 1,2,...,р) соединен информационными входами с информационными входами б,i второй группы преобразователя, выходами разрядов результата вЂ” с информационными выходами

8,i группы преобразователя, а выходом пе10 реполнения вЂ” с информационным входом блока З.iформирования переноса,,соединенного первым выходом с входом переноса блока 2.(!+1) подсчета единиц в выходном коде, а вторым выходом вЂ” с тактовым входом блока 1.(i+1) преобразования параллельного кода в последовательности импульсов, Блок 1.i преобразования параллельного кода в последовательности импульсов

{фиг.2) содержит распределитель импульсов

12, соединенный тактовым входом и входом сброса с соответсгвующими входами блока, выходом останова вЂ” с выходом окончания работы блока, а выходами разрядов вЂ” с первыми входами элементов И группы 13, соединенных вторыми входами с информационными входами блока, выходы элементов

И 13 каждой группы соединены с входами элемента ИЛИ 14, выход которого соединен с выходом соответствующего разряда блока.

Блок 2 подсчега единиц в выходном коде (фиг.2) содержит счетные триггеры 10 и элементы ИЛИ 11, входы сброса и установки в единичное состояние счетных триггеров

10 соединены с вкодом сброса и информационным входом блока, i-й элемент ИЛИ 11 соединен выходом с счетным входом i-го триггера 10, первым входом вЂ” с выходом переноса (i-1)-го триггера 10, а вторым входом вЂ” с соответствующим счетным входом

1741269

40 блока, первый вход первого элемента ИЛИ является входом переноса блока.

Блок ЗХ формирования переноса (фиг,2) содержит R-5-триггеры 15, 16, элементы И

17, 18, элементы 19 запрета, 20, первые входы инверсных плеч триггеров 15, 16 соединены с входом сброса блока, первые входы элементов И 17. 18 и управляющие входы элементов 19, 20 запрета соединены с тактовым входом блока, выходы инверсного и прямого плеч триггера 16 соединены с информационными входами элементов 19 и 20 запрета соответственно. соединенных выходами с входом инверсного и прямого плеч триггера 15, выходы инверсного и прямого плеч которого соединены с вторыми входами элементов И 17 и 18 соответственно, выход элемента И 17 соединен с вторым выходом блока. а выход элемента И 18 вЂ” с входом инверсного плеча триггера 16 и первым выходом блока.

Каждый из разрядов входного кода подается на информационные входы первой 7 и второй 6 групп с весами, сумма которых равна весу данного разряда входного кода.

Преобразователь работает следующим образом.

Входной код подается на информационные входы 6.i в1орой и 7.i первой группы (i =1,2.„..р). При этом со входом б.i второй группы он записывается в блок 2л подсчета единиц в выходном коде группы. после чего на тактовый вход 5 пода ются тактовые импульсы. которые проходят на тактовый вход блока 1.1 преобразования параллельного кода в последовательности импульсов и через блоки Зл формирования переноса -- на тактовые входы блоков 1.2-1.р преобразования параллельного кода в последовательности импульсов. При этом каждый блок I.i преобразования параллельного кода в последовательности импульсов преобразует единичные сигналы на своих входах в последовательности импульсов на соответствующих выходах разрядов. которые поступают на информационные входы блока 2.i подсчета единиц в выходном коде, который их подсчитывает. Если в процессе работы блока 2.i подсчета единиц в выходном коде возникает его переполнение, то сигнал с его выхода переполнения, поступает на информационный вход блока З.i формирования переноса. при этом по поступлении очередного тактового импульса блок З.i блокирует его подачу на тактовый вход блока 1.(i+1) преобразования параллельного кода в последовательности импульсов и пропускает его на вход переноса блока 2.(i+1) подсчета единиц в выходном коде. чем обеспечивается передача сигнала переноса. Работа продолжает45

15 ся таким образом до окончания преобразования входного кода блоком I.l, после чего он самоблокируется (перестает формировать импульсы на выходах) и формирует единичный сигнал на выходе окончания работы, который поступает на вход элемента И 4. По окончании работы всех блоков 1 преобразования параллельного кода в последовательности импульсов на всех входах элемента И

4 оказываются единичные сигналы, что вызывает единичный сигнал на его выходе, являющемся выходом 9 окончания работы преобразователя, Результат снимается с информационных выходов 8.I блоков подсчета единиц в выходном коде 2л.

Таким образом, предложенное устройство обеспечивает повышение быстродействия.

Формула изобретения

1. Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием, содержащий группу блоков преобразования параллельного кода в последовательности импульсов. группу блоков подсчета единиц в выходном коде и элемент И, причем выходы окончания работы блоков преобразования параллельного кода в последовательности импульсов группы соединены с соответствующими входами элемента И, вход начальной установки преобразователя соединен с входами сброса блоков преобразования параллельного кода в последовательности импульсов группы и с входами сброса блоков подсчета единиц в выходном коде группы, тактовый вход преобразователя соединен с тактовым входом первого блока преобразования параллельного кода в последовательности импульсов группы, ин- . формационные входы блоков преобразования параллельного кода в последовательности импульсов группы соединены с соответствующими информационн ыми входами первой группы преобразователя, выход окончания работы которого соединен с выходом элемента И. отличающийся тем. что, с целью повышения быстродействия. он содержит группу блоков формирования переноса, причем выходы разрядов

k-ro (k = I-р, р вЂ” количество параллельно преобразуемых групп разрядов входного кода) блока преобразования параллельного кода в последовательности импульсов группы соединены с соответствующими счетными входами группы k-го блока подсчета единиц в выходном коде группы, выходы разрядов результата блоков подсчета единиц в выходном коде группы соединены соответственно с информационными выходами группы преобразователя, такто1741269 вый вход и вход начальной установки которого соединены соответственно с тактовыми входами и с входами сброса блоков формирования переноса i.ðóïïû, информационные входы второй группы преобразо- 5 вателя соединены с информационными входами соответствующих блоков подсчета в выходном коде группы, выход переполнения 1-го Ц = 1-(р-1)) блока подсчета единиц в выходном коде группы соединен с информа- 10 ционным входом j-ro блока формирования переноса группы, первый и второй выходы которого соединены соответственно с входом переноса (j+1}-го блока подсчета единиц в выходном коде группы и с тактовым 15 входом О+1)-ro блока преобразования параллельного кода в последовательности импульсов группы, 2. Преобразователь по п.1, о т л и ч а ю- 20 шийся тем, что блок формирования переноса содержит первый и второй триггеры, первый и второй элементы И, первый и второй элементы запрета, причем информационный вход, вход сброса и тактовый вход 25 блока формирования переноса соединены соответственно с входом установки в "1" второго триггера с первым входом установки в "0" второго триггера и с первым входом первого элемента И, выход которого и выход второго элемента И являются соответственно вторым и первым выходами блока формирования переноса, первый вход первого элемента l1 соединен с первым входом второго элемен ra И и с управляющими входами первого и второго элементов запрета, выход второго элемента И соединен с вторым входом установки в "0" второго триггера, прямой и инверсный выходы которого соединены с информационными входами соответственно второго и первого элеменТоВ запрета, выходы которых соединены соответственно.с входами установки в "1" и с первым входом установки в "0" первого триггера, прямой и инверсный выходы которого соединены соответственно с вторыми входами второго и первого элементов И, второй вход установки в "0 первого триггера соединен с первым входом установки в "0" второго триггера.

1741269

Составитель О.Музыченко

Редактор М.Недолуженко Техред М,Моргентал Корректор. О.Кравцова

Заказ 2093 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

:Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием

Изобретение относится к автоматике и вычислительной технике и может быть использовано в перспективном бортовом радиоэлектронном оборудовании и в наземной стендово-моделирующей базе Целью изобретения является упрощение преобразователя

Преобразователь кодов с естественной избыточностью в двоичный код // 1667258

Изобретение относится к вычислительной и электроизмерительной технике и может быть использовано для преобразования кодов с естественной избыточностью в двоичный код

"преобразователь кода фибоначчи-1 в код "золотой"-1 пропорции" // 1649671

Изобретение относится к вычислительной технике и предназначено для преобразования кода Фибоначчи-1 в код золотой - 1 пропорции

Преобразователь кодов // 1644388

Изобретение относится к импульсной технике и может быть применено в устройствах автоматики и вычислительной техники для перевода одной формы числа в другую, Преобразователь кодов содержит два счетчика 1, 2 импульсов, компаратор 3, регистр 4, генератор 5 импульсов, два элемента И 6, 7, элемент 8 задержки, элемент ИЛИ-НЕ 9, дешифратор 10, формирователь 11 импульсов, триггер 12

Устройство для преобразования двоичного кода в двоичный унитарный код // 1631729

Изобретение относится к автоматике , вычислительной технике и может использоваться в системах автоматики и телемеханики

Устройство для преобразования двоичного кода постоянного веса в недвоичный код постоянной суммы // 1624697

Изобретение относится к импульсной технике и может использоваться в системах автоматики, электросвязи, в вычислительной технике

Устройство для преобразования двоичного равновесного кода в полный двоичный код // 1621180

Изобретение относится к автоматике и вычислительной технике и может использоваться в системах, где требуется преобразование двоичного кода из одного вида в другой

Преобразователь кода // 1619401

Устройство для преобразования двоичного равновесного кода в полный двоичный код // 1596463

Изобретение относится к электросвязи и может использоваться в системах передачи цифровой информации и вычислительных системах

Преобразователь прямого 1-кода фибоначчи в обратный 1-код фибоначчи // 1580560

Изобретение относится к вычислительной технике и автоматике и может быть использовано в отказоустойчивых системах обработки данных

Устройство преобразования двоичного кода в двоичный унитарный код // 2097918

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов

Преобразователь кодов // 2022466

Изобретение относится к вычислительной технике

Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием // 1741270

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия

Преобразователь кодов // 1751856

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и хранения информации Целью изобретения является расширение области применения за счет обеспечения преобразования непозиционного кода Фибоначчи в двоичный код

Устройство для преобразования двоичного унитарного кода в полный двоичный код // 1765895

Изобретение относится к импульсной технике ,и может использоваться в цифровых вычислительных системах

"преобразователь кода фибоначчи в код "золотой" пропорции" // 1783616

Изобретение относится к вычислительной технике

Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа // 2494445

Изобретения относятся к области информатики и вычислительной техники и могут быть использованы в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений. Техническим результатом является повышение быстродействия обработки сигналов при сохранении достоверности результатов обработки. В одном из вариантов способ содержит параллельно-последовательную обработку сигнала в блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра. При этом обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, который разделяют на три части линиями, исходящими из вершин углов треугольника. 5 н. и 24 з.п. ф-лы, 3 ил., 3 табл.

Формирователь кольцевого кода // 2509414

Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающим восстановление передаваемой по каналу связи информации после ее искажений под действием помех. Технический результат - формирование на выходе устройства систематического кода, в котором информационные элементы занимают одну часть комбинации (например, левую), а проверочные элементы другую (правую). Формирователь кольцевого кода содержит последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дополнительно введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства. 1 ил.

Декодирующее устройство кода хэмминга // 2530282

Изобретение относится к кодирующим устройствам помехоустойчивого кода. Технический результат заключается в создании декодирующего устройства кода Хэмминга с упрощенной схемой реализации. Декодирующее устройство кода Хэмминга дополнительно содержит двухвходовой элемент И, счетчик и последовательно-параллельный сдвигающий регистр, выходы которого соединены со вторыми входами двухвходовых сумматоров по модулю 2 соответственно, выходы которых соединены с первыми входами двухвходовых элементов И, выходы которых являются информационными выходами устройства, а вторые входы объединены и соединены с первым выходом счетчика, второй, третий и четвертый выходы которого соединены с первыми входами первого, второго и третьего двухвходовых элементов И-НЕ соответственно, вторые входы которых объединены и соединены с выходом дополнительно введенного двухвходового элемента И, первый вход которого соединен со входом синхронизации сдвигающего регистра, входом синхронизации счетчика и является входом синхронизации устройства, а второй вход соединен со входом последовательной записи сдвигающего регистра и информационным входом D устройства. Достигаемым техническим результатом является формирование на выходе декодирующего устройства кода Хэмминга неискаженной кодовой комбинации. 2 ил.

Дешифратор 2 в 4 // 2547231

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание устройства, в котором внутреннее преобразование информации производится в двузначной токовой форме сигналов, определяемое состоянием входных токовых двоичных сигналов. Устройство содержит четыре логических элемента НЕ, четыре логических элемента И, два размножителя сигналов. 3 з.п. ф-лы, 10 ил.