Устройство преобразования двоичного кода в двоичный унитарный код

Авторы патента:

H03M7/02 - преобразование во взвешенные коды или из них, т.е. вес данной цифры зависит от положения ее внутри группы цифр или кодового слова

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов. Техническим результатом изобретения является повышение быстродействия устройства за счет параллельного способа организации преобразования код в код. Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код содержит дешифратор с инверсными выходами и блок элементов И. Отличительная особенность устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код заключается в параллельном способе организации работы элементов И. 3 ил.

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразователей сигналов.

Известны устройства, которые реализуют дискретные преобразования сигналов с помощью универсальных ЭВМ [1] или многофункциональных кодовых преобразователей [2] Недостатками данных устройств являются большие аппаратурные затраты и сложный алгоритм взаимодействия соответственно.

Наиболее близким техническим решением является устройство для преобразования двоичного кода в двоичный унитарный код, содержащее дешифратор, источник сигнала логической единицы, ключи. Внешними входами устройства являются входы дешифратора, а внешними выходами устройства выходы ключей [3] Выходы дешифратора открывают ключи тогда, когда на ключ подается нулевой потенциал. В том случае, когда ключ открыт, единица с его входа передается на выход, тем самым достигается преобразование двоичного кода в двоичный унитарный код. Быстродействие данного устройства зависит от длины цепи ключей, пропускающих логическую единицу слева направо от источника сигнала логической единицы, что приводит к непродуктивным затратам времени из-за последовательного способа организации работы устройства при формировании выходных сигналов.

Технической задачей изобретения является повышение быстродействия устройства преобразования двоичного кода в двоичный унитарный код за счет параллельного способа организации работы блока ключей.

Задача решается тем, что в устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код, содержащее дешифратор, входы которого являются входами устройства, введен блок элементов И, выходы каждого элемента И блока являются соответствующими выходами устройства, выходы дешифратора (инверсные) соединены с соответствующими входами элементов И блока, причем каждый элемент И выполнен с i+1 входами, где i номер элемента И (i 0 2ⁿ 2), элементы И организованы по принципу "монтажное И" (линии с открытым коллектором).

Для реализации устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код необходимо построить схему блока элементов И, которые выполняют логическую функцию в соответствии с формулой:

где Z_i выход i-го элемента И;

инверсный выход дешифратора; i номер элемента И (i 0 2ⁿ 2).

Например:

Всякий раз, когда на входах элемента И имеется хотя бы один нулевой сигнал, то на выходе данного элемента И формируется нулевой потенциал а тогда, когда на входах элемента И не существует нулевого сигнала, то на его выходе формируется единичный потенциал.

На фиг. 1 показана структурная схема устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код; на фиг. 2 - функциональная схема блока элементов И; на фиг. 3 таблица, поясняющая работу устройства преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код.

Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код содержит дешифратор 1 с инверсными выходами и блок 2 элементов И, входы 3 для подачи двоичного кода, выходы 4 двоичного непозиционного нормализованного унитарного кода. Выходы дешифратора 1 соединены со входами параллельного блока ключей 2 в соответствии с формулой:

Устройство работает следующим образом. Двоичный код по входам 3 поступает в устройство. Дешифратор 1 преобразует его в инверсный унитарный код, который подается в блок 2 элементов И. Двоичный непозиционный нормализованный унитарный код формируется на выходах 4 блока 2 элементов И независимо по каждому разряду, чем и достигается высокое быстродействие работы устройства.

При реализации элементов И как линий с открытым коллектором следует принять во внимание, что дешифратор 1 должен иметь выходные транзисторы с открытым коллектором. Линии с открытым коллектором, реализующие многовходовые элементы И, должны быть согласованы соответствующими резисторами в зависимости от числа подсоединенных выходов дешифратора 1.

Формула изобретения

Устройство преобразования двоичного кода в двоичный непозиционный нормализованный унитарный код, содержащее дешифратор, входы которого являются информационными входами устройства, отличающееся тем, что в него введен блок элементов И и дешифратор выполнен с инверсными выходами, выходы каждого элемента И блока являются соответствующими выходами устройства, каждый элемент И выполнен с i + 1 входами, инверсные выходы дешифратора соединены с соответствующими входами элементов И блока по формуле

где Z_i выход i-го элемента И;

инверсный выход дешифратора;
m число выходов дешифратора;
i номер элемента И (i 0 2ⁿ 2).

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3

Похожие патенты:

Преобразователь кодов // 2022466

Изобретение относится к вычислительной технике

"преобразователь кода фибоначчи в код "золотой" пропорции" // 1783616

Изобретение относится к вычислительной технике

Устройство для преобразования двоичного унитарного кода в полный двоичный код // 1765895

Изобретение относится к импульсной технике ,и может использоваться в цифровых вычислительных системах

Преобразователь кодов // 1751856

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и хранения информации Целью изобретения является расширение области применения за счет обеспечения преобразования непозиционного кода Фибоначчи в двоичный код

Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием // 1741270

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия

Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием // 1741269

Преобразователь двоичного кода в код фибоначчи // 1686700

Изобретение относится к автоматике и вычислительной технике и может быть использовано в перспективном бортовом радиоэлектронном оборудовании и в наземной стендово-моделирующей базе Целью изобретения является упрощение преобразователя

Преобразователь кодов с естественной избыточностью в двоичный код // 1667258

Изобретение относится к вычислительной и электроизмерительной технике и может быть использовано для преобразования кодов с естественной избыточностью в двоичный код

"преобразователь кода фибоначчи-1 в код "золотой"-1 пропорции" // 1649671

Изобретение относится к вычислительной технике и предназначено для преобразования кода Фибоначчи-1 в код золотой - 1 пропорции

Преобразователь кодов // 1644388

Изобретение относится к импульсной технике и может быть применено в устройствах автоматики и вычислительной техники для перевода одной формы числа в другую, Преобразователь кодов содержит два счетчика 1, 2 импульсов, компаратор 3, регистр 4, генератор 5 импульсов, два элемента И 6, 7, элемент 8 задержки, элемент ИЛИ-НЕ 9, дешифратор 10, формирователь 11 импульсов, триггер 12

Способ обработки информации и вычисления кувыркова (варианты) и устройство "генерализатор" для осуществления способа // 2494445

Изобретения относятся к области информатики и вычислительной техники и могут быть использованы в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений. Техническим результатом является повышение быстродействия обработки сигналов при сохранении достоверности результатов обработки. В одном из вариантов способ содержит параллельно-последовательную обработку сигнала в блоке триггеров входного регистра; матричном устройстве; блоке логических элементов, преимущественно логических элементов «И»; блоке триггеров выходного регистра. При этом обработку сигнала в матричном устройстве выполняют в соответствии с геометрической моделью обработки сигнала, представляющей собой совокупность графов, образующей, по меньшей мере, один прямоугольный треугольник, который разделяют на три части линиями, исходящими из вершин углов треугольника. 5 н. и 24 з.п. ф-лы, 3 ил., 3 табл.

Формирователь кольцевого кода // 2509414

Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающим восстановление передаваемой по каналу связи информации после ее искажений под действием помех. Технический результат - формирование на выходе устройства систематического кода, в котором информационные элементы занимают одну часть комбинации (например, левую), а проверочные элементы другую (правую). Формирователь кольцевого кода содержит последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дополнительно введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства. 1 ил.

Декодирующее устройство кода хэмминга // 2530282

Изобретение относится к кодирующим устройствам помехоустойчивого кода. Технический результат заключается в создании декодирующего устройства кода Хэмминга с упрощенной схемой реализации. Декодирующее устройство кода Хэмминга дополнительно содержит двухвходовой элемент И, счетчик и последовательно-параллельный сдвигающий регистр, выходы которого соединены со вторыми входами двухвходовых сумматоров по модулю 2 соответственно, выходы которых соединены с первыми входами двухвходовых элементов И, выходы которых являются информационными выходами устройства, а вторые входы объединены и соединены с первым выходом счетчика, второй, третий и четвертый выходы которого соединены с первыми входами первого, второго и третьего двухвходовых элементов И-НЕ соответственно, вторые входы которых объединены и соединены с выходом дополнительно введенного двухвходового элемента И, первый вход которого соединен со входом синхронизации сдвигающего регистра, входом синхронизации счетчика и является входом синхронизации устройства, а второй вход соединен со входом последовательной записи сдвигающего регистра и информационным входом D устройства. Достигаемым техническим результатом является формирование на выходе декодирующего устройства кода Хэмминга неискаженной кодовой комбинации. 2 ил.

Дешифратор 2 в 4 // 2547231

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание устройства, в котором внутреннее преобразование информации производится в двузначной токовой форме сигналов, определяемое состоянием входных токовых двоичных сигналов. Устройство содержит четыре логических элемента НЕ, четыре логических элемента И, два размножителя сигналов. 3 з.п. ф-лы, 10 ил.