Делитель частоты
Изобретение относится к импульсной технике и может использоваться в устройствах вычислительной техники, в синтезаторах частот. Цель изобретения - повышение надежности за счет упрощения - достигается введением элемента ИЛИ 8 с организацией новых структурных связей. Устройство содержит IK-триггеры 1...5, элементы И 6 и 7, входную шину 9, шину 10 сброса и выходные шины 11 и 12. Коэффициент деления устройства равен 23. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)5 Н 03 К 23/40
ОПИСАНИЕ ИЗОБРЕТ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4736717/21 (22) 12.09.89 (46) 07.09,91. Бюл. М 33 (72)l0.А.Базалев (53) 621.374.4(088.8) (56) Авторское свидетельство СССР
N. 1226660, кл. Н 03 К 23/40, 11.10.84.
Авторское свидетельство СССР
1Ф 1338062, кл. Н 03 К 23/40, 27.12 85. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ
„„5U„„1676096 А1 (57) Изобретение относится к импульсной технике и может использоваться в устройствах вычислительной техники, в синтезаторах частот. Цель изобретения — повышение надежности эа счет упрощения — достигается введением элемента ИЛИ 8 с организацией новых структурных связей. Устройство содержит IK-триггеры 1...5, элементы И 6 и
7, входную шину 9, шину 10 сброса и выходные шины 11 и 12, Коэффициент деления устройства равен 23. 2 ил.
0 3 (Ь
О
О
1676096
10
04 О, 05= О.
Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники. в синтезаторах частот для деления частоты следования импульсов на 23, Цель изобретения — повышение надежности за счет упрощения.
На фиг,1 приведена электрическая функциональная схема делителя частоты; на фиг,2 — временные диаграммы, поясняющие
его работу.
Делитель частоты содержит первый — пятый IK-триггеры 1-5, первый и второй элементы И 6 и 7, элемент ИЛИ 8, шину 9 тактовых импульсов, которая соединена с
С-входами всех IK-триггеров, шину 10 сброса, которая соединена с R-входами всех IKтриггеров, первую и вторую выходные шины
11 и 12, которые соединены соответственно с прямым и с инверсным выходами пятого
1К-триггера 5, 1- и К-входы которого соединены с выходом первого элемента И 6, первый вход которого соединен с прямым выходом четвертого IK-триггера 4 и с К-вхо,дом первого IK-триггера 1, 1-вход которого соединен с I-входом третьего IK-триггера 3 и с инверсным выходом второго!К-триггера
2, К-вход которого соединен с выходом элемента ИЛИ 8, первый вход которого соединен с прямым выходом пятого IK-триггера 5, второй вход — с прямым выходом первого
IK-триггера 1 и с 1-входом четвертого IKтриггера 4, К-вход которого соединен с выходом второго элемента И 7, первый вход которого соединен с вторым входом первого элемента И 6 и с прямым выходом второго
IK-триггера 2, I-вход которого соединен с вторым входом второго элемента И 7 и с прямым выходом третьего IK-триггера 3, Квход которого соединен с третьим входом первого элемента И 6 и с инверсным выходом первого IK-триггера 1.
При таком соединении элементов устройства логические уравнения для 1- и Квходов всех IK-триггеров делителя частоты
"удут:
11= Îã, 12-0з, 13=02 14 =01, 15=010204i
К1-О4, К2=0!"Ов, Кз=Оъ К4=020з, Ks= Is.
Работа делителя частоты определяется логическими уравнениями для 1- и
К-входов IK-триггеров и проходит в следующем порядке.
По сигналу "Сброс", поступающему в виде импульса по шине 10, все! К-триггеры устанавливаются в исходное нулевое состояние, и сигналы на выходах IK-триггеров 1 — 5 станут равны: 0> = О; 02 - 0; Оз - 0;
По логическим уравнениям для 1- и Квходов IK-триггеров 1 — 5 определим состояния этих входов, которые будут равны:
1 =1, 12= 0, !э=1, !4= 0, Is=0;
К! = О, Кг = О, Кз = 1, К4 = О, Ks = О, Поскольку IK-триггер по поступающему входному тактовому импульсу по шине 9 при
I = О и К = О не изменяет своего состояния, при l = 1 и К = 1 переключается в противоположное состояние, при 1 = 1 и К = Π— состояние логической единицы, а при! = О и К =- 1 — в состояние логического нуля, то по первому импульсу, поступившему по шине-9. IKтриггеры 1 и 3 переключатся в состояние логической единицы, а остальные не изменят своего состояния (фиг.2 при 1 = 1, где i— номер импульса на шине 9), состояния выходов при этом станут равны: 0> = 1, Ог = О, Оз = 1, 04 = О, Qs = О, а состояния 1- и
К-входов:
11=1, !2=1, !3=1,14=1,15=0:
К = О, K2 = 1, Кз = О, K4 = О, Ks = О.
8 соответствии с состояниями I- и К-входов IK-триггеров 1 — 5 по второму импульсу, поступившему по шине 9, изменят свое состояние !К-триггеры 2 и 4, то есть перейдут в единичное положение, остальные сохранят прежнее состояние (фиг.2 и ри = 2), а 1- и K-входы и выходы К-триггеров 1 — 5 примут следующие состояния: О > = 1, Ог = 1, Оз = 1, Q4 = 1, 05- О:
11 = О, 12 = 1, 13 = О, 14 = 1, ls = Î, К> =1, Кг = 1, Кз = О, К4= 1, К5=0.
Рассматривая и далее таким же образом работу делителя частоты, получим все состояния выходов и входов каждого IK-триггера при Bcex i.
По двадцать третьему входному импульсу устройство вернется в свое исходное состояние и при непрерывном поступлении импульсов по шине 9 будет повторяться через каждые двадцать три импульса.
Формула изобретения
Делитель частоты, содержащий первый, второй, третий, четвертый и пятый IK-òðèãгеры, С- и R-входы которых соединены соответственно с шиной тактовых импульсов и с шиной сброса, первую и вторую выходные шины, которые соединены соответственно с прямым и с инверсным выходами пятого IKтриггера, 1- и К-входы которого соединены с выходом первого элемента И, первый вход которого соединен с прямым выходом четвертого I K-триггера, К-вход которого соединен с выходом второго элемента И, первый вход которого соединен с вторым входом первого элемента И, отличающийся тем, что, с целью повышения надежности за счет упрощения, в него введен элемент
ИЛИ, первый вход которого соединен с пря3676096
g y g .7 ф 5 6 7 б,Д 10 1f 111ЗЫ1516171819202122
Составитель А.Соколов
Техред М,Моргентал Корректор О,Кравцова
Редактор Н.Гунько
Заказ 3014 Тираж Подписное
8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101 мым выходом пятого IK-триггера, выход — с
К-входом второго IK-триггера, 1-вход которо.го соединен с вторым входом второго элемента И и с прямым выходом третьего
IК-триггера, прямой выход второго IK-триг- 5 гера соединен с вторым входом первого элемента И, первый вход которого соединен с
К-входом первого 1К-триггера, инверсный выход которого соединен с третьим входом первого элемента И и с К-входом третьего
IK-триггера, 1-вход которого соединен с инверсным выходом второго IK-триггера и с
I-входом первого!К-триггера, прямой выход которого соединен с 1-входом четвертого
1К-триггера и с вторым входом элемента
ИЛИ.


