Преобразователь параллельного унитарного кода в дифференциально-разностный код
Изобретение относится к автоматике и вычислительной технике и может использоваться для построения устройств переработки дискретной информации. Поставленная цель достигается тем, что преобразователь содержит элементы запрета, элементы ИЛИ. На входе преобразователя при этом формируется семиразрядный дифференциальноразностный код числа N. 1 табл., 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИЯЛИСТИЧЕСКИХ
РЕСПУБЛИК (505 Н 03 .М 7/12
ГОСУДАРСТоЕННЫИ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
< и,. ь".663НА8
) a:!1
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛ6СТВУ
I z< — zf I «g (21) 4448658/24 (22) 27.06,88 (46) 07.05.91. Бюл. ¹ 17 (71) Ленинградский механический институт им. Маршала Советского Союза Д.Ф.Устинова (72) О.Н, Музыченко, В.П. Лукоянов и А,Ю.
Ильий (53) 681.325 (088.8) (56) Гнатек IO.P. Справочник по цифроаналоговым и аналого-цифровым преобразователям. — M.: Радио и связь, 1982, с. 328, рис. 5,30, 1
Изобретение относится к автоматике и вычислительной технике и может использоваться для построения устройств переработки дискретной информации.
Цель изобретения — построение устройства. обеспечивающего преобразование параллельного унитарного кода в дифференциально-разностный семиразрядный код ранга t = 1.
На чертеже изображена схема преобразователя 49-разрядного параллельного унитарного кода в семиразрядный дифференциально-раэностный код ранга t=1.
Дифференциально-разностные коды представляют собой новый класс кодов, предназначенных для использования в системах классификации и распознавания..
Дифференциально-разностные коды в литературе не описаны, процедуры их получения отсутствуют, кодирующие и декодирующие устройства для данного класса кодов в научно-технической и патентной литературе не встречаются.
Преобразователь содержит элементы
1-23 запрета, элементы ИЛИ 24-30, входы
31 и выходы 32.. Ж„, 1647907 А1 (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО УНИТАРНОГО КОДА В ДИФФЕРЕНЦИАЛЬНО-РАЗНОСТНЫЙ КОД (57) Изобретение относится к автоматике и вычислительной технике и может использоваться для построения устройств переработки дискретной информации. Поставленная цель достигается тем, что преобразователь содержит элементы запрета, элементы ИЛИ.
На входе преобразователя при этом формируется семиразрядный дифференциальноразностный код числа N. 1 табл., 1 ил.
Работа преобразователя основана на следующем.
Дифференциально-разностным кодом ранга t называется непозиционный двоичный код. обладающии тем свойством, что сумма по модулю два кодов. соответствующих двум числам z) и z2, имеет г = I гг — zt I единиц при I z2 — zl I « t и г> t единиц при
122 21 I > t.
Дифференциально-разностный код позволяет значительно повысить быстродействие цифровых систем распознавания Фь образов и других систем классификации, V предназначенных для оешения вопроса об 43 эквивалентности двух обьектов z> и z2, пред- О ставляемых векторами признаков, на осно- с ) ве критериев где zt, z2 — значение I-ro признака; fp- noi
por.
Это достигается тем, что операции вычитания. требующие межразрядных переносов, заменяются операциями поразрядного
1б47907
РЯ
IzQ zt I пРИ I 22 21) Sum (zgzz) = г > 1 при Izz-zl t > t, сложения по модулю два. Преобразователи параллельного унитарного кода в дифференциально-разностный используются в аналого-цифровых преобразователях с непосредственным считыванием.
Функционирование преобразователя иллюстрируется таблицей и происходит следующим образом.
На его входы подается параллельный унита рн ый код Х = (X1,...,X4g), и рич ем для числа N (й-й кодовой комбинации входного кода)
1 при 1 й, xi=
О при I> N.
Выходные сигналы преобразователя и его элементов для всех входных кодовых комбинаций представлены в таблице.
Очевидно, что на выходах преобразователя формируется семиразрядный дифференциально-разностный код ранга t=1, обладающий сле у щим свойством: где Sum — сумма числа единиц двоичного кодового слова, получаемого поразрядным сложением по модулю двух кодовых слов zt и z2, соответствующих числам z и z2.
Предлагаемый преобразователь может использоваться в быстродействующих аналогоцифровых преобразователях с непосредственным считыванием в качестве кодирующего логического устройства. При этом 1-й вход преобразователя соединяется, с выходом )-го аналогового компаратора напряжений, первый вход которого соединен с информационным входом аналого-цифрового преобразователя. а выход — с i-м выходом цепочки последовательно соединенных прецизионных резисторов, формирующих напряжение смещения.
Формула изобретения
Преобразователь параллельного унитарного кода в дифференциально-разностный код, о тл ич à ю щи йс я тем,что он содержит с первого по двадцать третий элементы запрета и с первого по седьмой элементы ИЛИ, выходы которых являются выходами преобразователя, с первого по четвертый входы которого соединены соответственно с информационными входами восемнадцатого, четырнадцатого, двенадцатого и восьмого элементов запрета, выходы которых соответственно соединены с первыми входами седьмого по четвертый элементов ИЛИ, вторые входы которых со5
50 единены с выходами соответственно девятнадцатого, пятнадцатого, тринадцатого и девятого элементов запрета. пятый шестой и восьмой входы преобразователя соединены соответственно с запрещающими входами четырнадцатого, восемнадцатого и восьмого элементов запрета, седьмой, девятый и десятый входы преобразователя соединены с информационными входами соответственно четвертого, девятнадцатого и второго элементов запрета, запрещающие входы которых соответственно соединены с четырнадцатым, двенадцатым и двадцатым входами преобразователя, одиннадцатый, семнадцатый, восемнадцатый и двадцать третий входы которого соединены соответственно с запрещающими входами двенадцатого, девятого, двадцатого и десятого элементов запрета, тринадцатый, пятнадцатый, шестнадцатый и девятнадцатый входы преобразователя соответственно соединены с информационными входами девятого, двадцатого, первого и пятнадцатого элементов запрета, двадцать первый, двадцать второй и двадцать четвертый входы преобразователя соединены соответственно с информационными входами тринадцатого, пятого и двадцать первого элементов запрета, запрещающие входы которых соединены соответственно с двадцать пятым, двадцать восьмым и Двадцать седьмым входами преобразователя, входы преобразователя с тридцать первого по тридцать пятый соответственно соединены с информационными входами шестого, десятого, двадцать второго, шестнадцатого и третьего элементов за-. претаа, тридцатый, тридцать седьмой, тридцать девятый,сороковой исороктретийвходы преобразователя соответственно соединены с запре- щающими входами пятнадцатого, шестого. двадцать второго. шестнадцатого и третьего элементов запрета, тридцать восьмой, сорок первый, сорок второй и сорок четвертый входы преобразователя соответственно соединены с информационными входами одиннадцатого, седьмого, двадцать третьего и семнадцатого элементов запрета, входы преобразователя с сорок пятого по сорок восьмой соединены ссютветственно с запрещающими входами двадцать третьего, одиннадцатого, седьмого и семнадцатого элементов запрета, выход первого элемента запрета соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с двадцать девятым входом преобразователя, выходы второго и третьего элементов запрета соединены соответственно с первым и вторым входами второго элемента ИЛИ, выходы с четвертого по седьмой элементов
1647907 запрета соответственно соединены с первого по четвертый входами третьего элемента
ИЛИ, выходы десятого и одиннадцатого элементов запрета соответственно соединены с третьим и четвертым входами четвертого элемента ИЛИ, выходы шестнадцатого и семнадцатого элементов запрета соединены соответственно с третьим и четвертым входами шестого элемента
ИЛИ, выходы с восемнадцатого по двадцать третий элементов ИЛИ соединены соответственно с первого по шестой входами седьмого
5 элемента ИЛ И, седьмой вход которого соединен с сорок девятым входом преобразователя, тридцать шестой вход которого соединен с третьим входом пятого элемента ИЛИ, 1647907
Продложение таблицы
Выхо
Номер входного кодо- вого .слова ные сигналы элементов схемы
Номе элемента схемы
10 11
12.
14 15
О
2
4
6
8
11
12
13
14
16
17
1-8
19
21
22
23
24
26
27
28
29
О
О
О
О
О
О
О
О
О
О .О
О о
О
1
1.
О
О
О
О
О
О
О
О
О
О
0
О
О
О
О
О
О
О
О
1
1
1
1, 1
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
0
О
О
О
О
О
О
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1
1 . О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О .О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1647907 таблицы
Продолжение сигналы элементов
Выхо ные схемы
Номе элемента схемы
21 22
29 30
17 -18
25 26
23
13 14
21 22
9 10
23
28
20
17 18
1
3
5
7
9
11
12
13
14
16
17
18
19
21
22
23
24
26
27
28
29
О
О
О
О
О
О
О
О
0
О
1
0
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
0
О
О
О
О
О
О
О
О
О
О
О
О
1
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О .О
О
О
О
О
О
О
О
О
О
1
1
О
О
О
О
О
О
О
О
О
О
О 0
О
О
О
О
О
0
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1
1
О
О
О
О
О
О
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1
1
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
0
О
О
-О
О
О
О
О
О
0
О
О
О
О
О
О
О
О
О
О
О
О
1
О
О
О
О
О
О
0
О
О
О
О
О
О
О
О
0
О
О
О
О
О
О
О
О
О
О
О г
О
О
О
0
О
О
О
0
О
О
0
О
О
О
О
О
О
О
О
О
О
О
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
0
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О . О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1647907
У2
З2
У7
Редактор Н.Яцола
Заказ 1415 Тираж 466 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 х х, Хз х> х н, XS
Х9
Х1о
Хп
Х12
Хц
"1Ч
Х19
Х1а
Xg
М18
Х19
Х20
Х21 о
Х2
Х 2б х, 26
27
"2В
Х29
ХЗО
X2f
А32
ХЗЗ
Хзф
Х„ х„ х>
XIî
Хц
Хог х ц, x» х,ц
Хоб
Х1,7
"4В х, Составитель М.Аршавский
Техред М.Моргентал Корректор С. Шевкун





