Устройство для умножения
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных системах. Цель изобретения - повышение быстродействия и упрощение устройства. Устройство содержит дешифраторы множителя и множимого, матрицу запоминающих элементов, входы множителя Y и множимого X, выходы произведения X<SP POS="POST">.</SP>Y. На оба входа одного из запоминающих элементов поступают активные сигналы. Информация из данного запоминающего элемента выдается на выходы произведения устройства. 1 ил.
союз советсних
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (113 (g g) g 06 F 7 /5 2
Н АBTÎPCHOMV СВИДЕТЕЛЬСТВУ (2 (2 (4 (7 ин (7 (5 (5
Фу ло ци (5
<О выхода дешифратора l данный сигнал С, поступает непосредственно на первый вход выборки запоминающего элемента
3,", и через диод 4, — на первые входы выборки элементов 3 1.., .., 3, (,,1 и вторые входы выборки элементов 3(, 3 . С j-го выхода дешифратора
2 активный сигнал поступает непосредственно на второй вход выборки запоминающего элемента 3>1 и через диод 5 — на первые входы выборки
° > элементов 3,,..., 3 1„,) и вторые входы выборки элементов 31 °
3>, В результате на оба входа одного из запоминающих элементов поступают активные сигналы. Информация из,В данного запоминающего элемента вы- и дается на выходы произведения устройства.
Формула изобретения
Устройство для умножения содержащее дешифраторы сомножителей и матзо те ро тр ум мн за
N, (1 т ве ра со вы та
ГО УДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПР ГКНТ СССР
1) 44648) 3/29-24 !
) 22.07.88
) 23 11 90, Бюл, Р 43
1) Московский инженерно-физический ти гут.
) А.Г.Сидорович
) 681.325(088.8)
) Гинзбург С,А,, Люгарский 10.А. кциональные преобразователи с анао-цифровым представлением информа— М.:Энергия, 1973.
Авторское свидетельство СССР
57204, кл, 4 06 F 7/52, )980, ) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
Изобретение относится к вычислиьной технике и может быть испольано в цифровых вычислительных сис ах.
Цель изобретения — повышение быстействия и упрощение устройства.
Иа чертеже представлена схема хразрядного (N=8) устройства для ожения.
Устройство содержит дешифраторы жителя 1 и множимого 2, матрицу поминающих элементов 3 (i=),2..., j=l,2...,,i) и 2N диодов 4g и 5g
k=1,2...,,N), имеет входы множия Y и множимого Х и выходы произения X Y.
Устройство работает следующим обом.
На входы Х и Y подаются разряды ожителей,- при этом на одном из одов калдого дешифратора 1 и 2 уславливается активный сигнал, С i-ro
2 (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных системах. Цель изобретения — повышение быстродействия и упрощение устройства. Устройство содержит дешифраторы множителя и множимого, матрицу запомчнающих элементов, входы множителя
У и множимого Х, выходы произведения
Х У, На оба входа одного из запоминающих элементов поступают активные сигналы. Информация из панного запо" минающего элемента выдается на выходы произведения устройства. 1 ил.
1608650
Составитель В. Черников
Техред И,Ходанич Корректор С.Черни
Редактор А.Шандор Заказ 36! 7 Тираж 562 Подписное
BHHHIIH Государственного комитета по изобретениям H открытиям пр..: ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4 /5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 рицу запоминающих элементов,-содержащую в i-й строке i запоминающих элементов (i 1,2...,,N), причем входы
1 сомножителей устройства подключены к
5 входам соотве гствующих дешифраторов, первые входы выборки j-1 первых запоминающих элементов j-й строки матрицы объединены ()2 ° 3,...,N), вторые входы выборки (j-1)-х запоминающих элементов N-j+1 последних строк матрицы объединены, выходы дешифраторов множителя и множимого соединены соответственно с первыми и вторыми входами выборки последних запоминаю:щих элементов соответствующих строк матрицы, выходы всех запоминающих элементов матрицы объединены и под ключены к выходам устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, в него введено 2N диодов, причем i-е выходы дешифраторов множителя и множимого соединены с анодами соответственно i-го и (N+i)ro диодов, катоды которых объединены, катод j-ro диода соединен с первым входом выборки первого запоминающего элемента j-й строки матрицы, катод (j+N-1)-го диода соединен с вторым входом выборки (j-1)-го запоминающего элемента первой строки матрицы. !
