Анализатор спектра параллельного действия

 

Изобретение может быть использовано в радиотехнике, акустике, медицине. Цель изобретения - повышение точности анализа - достигается введением в анализатор спектра коммутатора 25 аналоговых сигналов, счетчиков 5, 6 импульсов, триггера 17, формирователей 15 и 16 импульсов, коммутатора 12 цифровых сигналов, цифрового блока 13 вычитания, блока 14 цифроаналоговых преобразователей с предвключенными регистрами, программируемого блока 7 памяти и генератора 18 парных импульсов. Анализатор спектра также содержит синтезатор 8 частот, широкополосный дифференциальный усилитель 20, N избирательных каналов, состоящих из подстраиваемых полосовых фильтров 21-23 и амплитудных детекторов 26-28, коммутатор 24 аналоговых сигналов, счетчик 4 импульсов, цифровой осциллограф 30, блок 29 синхронизации, формирователь 3 импульсов сброса, трехполюсные переключатели 1, 2, аттенюатор 19, формирователь 9, синхронный детектор 10 и интегрирующий аналого-цифровой преобразователь 11. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 23/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHSIM

ПРИ ГКНТ СССР (21) 4471916/24-21 (22) 22. 06.88 (46) 07.10.90. Бкп. ¹ 37 (.71) Институт кибернетики им.В.M.Ãëóøêîâà (72) В.Т.Кондратов и Ю.А.Скрипник (53) 621.317 (088 ° 8) (56) Приборы и системы для измерений вибраций шума, удара. Справочник,/

Под ред. Клюева. — Машиностроение, 1978, с.276, рис.1. (54) АНАЛИЗАТОР СПЕКТРА ПАРАЛЛЕЛЬНОГО

ДЕЙСТВИЯ (57) Изобретение может быть использовано в радиотехнике, акустике, медицине. Цель изобретения — повышение точности анализа — достигается введением в анализатор спектра коммутатора 25 аналоговых сигналов, счетчиков

5. 6 импульсов, триггера 17, формиро„„SU„„1597763 А 1

2 вателей 15, 16 импульсов, коммутатора

12 цифровых сигналов, цифрового блока

13 вычитания, блока 14 цифроаналоговых преобразователей с предвключенными регистрами, программируемого блока 7 памяти и генератора 18 парных импульсов. Анализатор спектра также содержит синтезатор 8 частот, широкополосный дифференциальный усилитель 20, N избирательных каналов, состоящих из подстраиваемых полосовых фильтров 21-23 и амплитудных детекторов 26-28, коммутатор 24 аналоговых сигналов, счетчик 4 импульсов, цифровой осциллограф 30, блок

29 синхронизации, формирователь 3 импульсов сброса, трехполюсные переключатели 1, 2, аттенюатор 19, формирователь 9, синхронный детектор 10 и интегрирующий аналого-цифровой преобразователь 11..1 ил.

1597763

5 управляющими входами синтезатора 8 частот, выходы второго счетчика 5 импульсов соединены с управляющими

4 одноименными входами регистров блока

14 цифроаналоговых преобразователей и второго коммутатора 25 аналоговых сигналов. Вход нулевого канала коммутатора 25 подключен к общей шине, остальные N входов соединены с выхо" дами полосовых фильтров 21-.23 соответствующих избирательных каналов.

Выход второго коммутатора 25 аналоговых сигналов подключен к сигнальному входу синхронного детектора 10.

Анализатор спектра параллельного действия работает следующим образом.

Анализируемый .сигнал U (t) подают т на первый вход первого трехполюсного переключателя 1, второй вход кото- 2О рого соединен с земляной шиной. В исходном состоянии трехполюсные переключатели 1 и 2 находятся в положении, показанном на фиг . 1 °

При включении трехполюсных пере- 25 ключателей 1 и 2 сигнал "1" поступает на прямой вход широкополосного дифференциального усилителя 20; Напряжение питания П„через трехполюсный переключатель 2 поступает на формиро- 30 ватель 3 импульсов сброса. На выходе последнего формируется сигнал, устанавливающий в "0" триггер 17 и счетчик 4-6 импульсов.

Код "0", поступающий, например, с выходов третьего счетчика 6 импульсов на входы программируемого блока

7 памяти, обеспечивает появление на выходах блока кода, соответствующего максимальному значению частоты цифроуправляемого синтезатора 8 частот.

Этот код поступает на управляющие входы синтезатора 8 частот и обеспечивает синтез сигнала частоты f на выходе блока 8. Выходной сигнал синтезатора частот 8 нормированной амплитуды Б поступает на аттенюаЬн тор 19, где ослабляется в К, -раз, т.е. до требуемого уровня U =Б „/K,, Затем ослабленный сигнал поступает на инверсный вход широкополосного дифференциального усилителя 20, где усиливается совместно с входным сигналом "1" в К раз.

Усиленные тестовый и анализируемый сигналы поступают на объединенные входы полосовых фильтров 21-23 первого, i-ro u N-ro избирательных каналов соответственно. Одноввемен6 но код "0" выходного сигнала первогс счетчика 4 импульсов устанавливает первый коммутатор 24 аналоговых сигналов в исходное для опроса положение. С помощью блока 29 синхронизации формируются сигнал синхронизации цифрового осциллографа 30 и сигнал последовательного опроса N каналов анализатора спектра.

В результате установки второго счетчика 5 импульсов в "0" второй коммутатор 25 аналоговых сигналов устанавливается в положение, соответствующее подключению аналогового входа синхронного детектора 10 к земляной шине, т.е. обнулению последнего. Одновременно запрещается подача кодов чисел с выхода цифрового блока 13 вычитания на регистры блока 14 цифроаналоговых преобразователей, Установка в "0" триггера 17 обеспечивает запуск формирователя 16 импульсов. На выходе последнего формируется импульс длительностью .цостаточной для установления переходных процессов, обусловленных подачей тестового сигнала в избирательные каналы. Задним фр онтом выходного импульса блока 16 запускается генератор 18 парных импульсов, а в счетчик 5 импульсов добавляется "1". В результате на выходе счетчика 5 им- . пульсов устанавливается код первого канала, обеспечивающий подключение с помощью коммутатора 25 к сигнальному входу синхронного детектора

10 выходного сигнала полосового фильтра 21 первого избирательного канала.

Одновременно разрешается запись кода в регистр первого цифроаналогового преобразователя блока 14 .

Генератор 18 парных импульсов формирует пару коротких импульсов, разнесенных во времени на, достаточное для установления переходных процессов в избирательных каналах при изменении частоты тестового сигнала и преобразования в код выходного сигнала синхронного детектора 11.

Указанные импульсы поступают на вход третьего счетчика 6 импульсов.

В результате поступления первого импульса пары на выходе счетчика 6 устанавливается код числа "1", который подается на программируемый блок 7 памяти. В соответствии с этим кодом на выходе блока 7 появляется код, 159 7763 устанавливающий первое значение частоты fH ïåðâîãî тестового сигнала

Н Б, (t) синтезатора частот 8. Частота

f. тестового сигнала соответствует

Hi конечной частоте расстройки влево центральной частоты полосового фильтра 21 первого избирательного.канала.

Частоты f ; и f; каждой пары тес- товых сигналов выбирают за пределами полос пропускания полосовых фильтров, установленной на уровне 0,707 относительно центральной частоты,.исходя иэ ослабления амплитуд тестовых сигналов на 30-40 дВ, т.е. f ; ) fo< +

+Ай, /2 и f c f Llf,, /2, где fв, f — верхняя и нижняя частоты i-й

Н1 пары тестовых сигналов; ° d f — полоса пропускания i-го полосового фильтРа; Е р; — центРальнаЯ частота полосо- 20 ,ного фильтра i-ro избирательного канала.

Выходной сигнал U<,. (t) синтезатора

8 частот через аттенюатор 19 поступает на инверсный вход широкополос- 25 ного дифференциального усилителя 20.

Усиленные анализируемый и первый тестовый сигналы поступают через полосовой фильтр 21, на входы амплитудного и синхронного детекторов 26 и 3g

10 соответственно. Выходной сигнал амплитудного детектора 26 пропорциональный амплитудному значению анализируемого сигнала на частоте f

01 поступает на первый вход коммутатора

24 аналоговых сигналов. Выходной сигнал синхронного детектора 10, управляемого сигналомчастоты f <,. и пропорциональный ампитудному значению тестового сигнала U,(t), ослаблен- 40 ного эа счет асимметрии амплитудночастотной характеристики полосового фильтра 21, поступает на вход интегрирующего аналого-цифрового преобра-. зователя 11. С его помощью указанный . 45 сигнал интегрируется (усредняется) и преобразуется в код числа N ;.

Первый выходной сигнал генерато-, ра 18 парных импульсов, задержанный на время Я в первом формирователе

15 импульсов, используется также для управления работой коммутатора 12 цифровых сигналов и регистров цифрового блока 13 вычитания. Время задержки р < р выбирается иэ условия надежной записи кода числа N,. в регистр блока 13. Первый задержанный импульс разрешает прохождение кода числа N я, через коммутатор 12 на регистр уменьшаемого цифрового блока 13 вычитания.

Одновременно первый выходной сигнал генератора 18 парных импульсов поступает на счетный вход триггера

17, устанавливая его в состояние "1" на его прямом выходе и состояние "0" на его инверсном выходе. В результате на второй управляющий вход регистров цифрового блока 13 вычитания поступает код "0", а на первый вход — код

"1" с выхода формирователя 15 ° Код числа N«, записывается в регистр уменьшаемого цифрового блока 13 вычитания. Прохождение кода числа Ng, на выход блока 13 запрещается. Сигнал логической. "1", поступающий на вход второго формирователя 16 импульсов с прямого выхода триггера 17., не приводит к формированию нового запускающего импульса, так как запускается отрицательным фронтом импульсов.

Второй выходной сигнал генератора

18 парных импульсов, задержанный на время;,, поступает на счетный вход третьего счетчика 6 импульсов. В результате на выходе счетчика 6 установится код числа "2", который поступает на управляющие входы программируемого блока 7 памяти.. В соответствии с этим кодом на.выходе блока

7 памяти появляется код, устанавливающий второе значение частоты fо, первого тестового сигнала V„, (t) синтезатора 8 частот. Частота f первого тестового сигнала соответствует конечной частоте расстройки вправо центральной частоты полосового фильтра 21 первого избирательного канала.

Выходной сигнал U,„„(t) синтезатора

8 частот через аттенюатор 19 также поступает на инверсный вход широкополосного дифференциального усилителя

20. Как и в предыдущем случае, усиленные анализируемый и первый тестовые сигналы поступают через полосовой фильтр 21 на входы амплитудного и синхронного детекторов 26 и 10 соответственно. Выходной сигнал амплитудного детектора 26, пропорциональный амплитудному значению анализируемого сигнала на частоте f„ поступает на первый вход коммутатора 24 аналоговых сигналов. Выходной сигнал синхронного детектора 10, управляемого сигналом частоты fei пропорциональный амплитудному значению тестового сигнала

1597763

Анализатор спектра параллельного действия, содержащий синтезатор частот, широкополосный дифференциальный усилитель, N избирательных каналов, состоящих из последовательно соединенных подстраиваемых полосовых фильтров и амплитудных детекторов, первый коммутатор аналоговых сигналов, подключенный к выходам амплитудных детекторов, цифровой осциллограф, соединенный с выходом первого коммутатора аналоговых сигналов, первый счетчик импульсов, подключенный свои" ми выходами к управляющим входам первого коммутатора аналоговых сигналов, блок синхронизации, соединенный своим основным выходом с синхронизирующим входом цифрового осциллографа, а дополнительным выходом — со счетным входом первого счетчика импульсов, формирователь импульсов сброса, подключенный своим выходом к входу установки "О" первого счетчика импульсов, объединенные по управлению первый и второй трехполюсные переключатели, первые входы которых соединены соответственно с входной клеммой устройства и с клеммой питания, вторые входы подключены к общей шине, выход второго трехполюсного переключателя соединен с входом формирователя импульсов сброса, выход первого переключателя через широкополосный дифференциальный усилитель подключен к объединенным между собой входам

N избирательных каналов, а также аттенюатор, подключенный между

1 инверсным входом широкополосного дифференциальногq усилителя и выходом синтезатора частот, с которым посug,,,(t), ослабленного за счет асимметрии амплитудно-частотной характеристики полосового фильтра 21, поступает на вход интегрирующего аналогоцифрового преобразователя 11. С его помощью указанный сигнал интегрируется (усредняется) и преобразуется в код числа N „ .

Второй выходной сигнал генератора

18 парных импульсов, задержанный на время в первом формирователе 15 импульсов, устанавливает коммутатор

12 цифровых сигналов в состояние, при котором код числа N „поступает на входы регистра вычитаемого цифрового блока 13 вычитания.

Одновременно триггер 17 переводится в состояние логической "1" íà его инверсном выходе. Сигнал логической

"1" с инверсного выхода триггера 17 поступает на второй управляющий вход регистров цифрового блока 13 вычитания, на первый вход которого через время, поступает выходной сигнал 25 формирователя 15. В результате разрешается запись кода числа- N 8, врегистр вычитаемого цифрового блока

13 и выдача результата вычитания, да wHcaa N, N «-N g - BxopbI 30 регистра первого цифроаналогового преобразователя блока 14.

На выходе первого цифроаналогового преобразователя блока 14 появляется сигнал, например напряжение VpSN пропорциональное разности кодов числа N u N 8,. Это напряжение поступает на управляющий вход первого полосового фильтра 21, подстраивая . его центральную частоту до требуемого значения.

Задний фронт выходного импульса триггера 17 запускает формирователь

16 импульсов. На выходе последнего формир уется импульс длит ел ьн Остью (, ° 45

Задним фронтом этого импульса, т.е. через время ь,, достаточное для установления переходных процессов в избирательном канале, вторично запускают rенератор 18 парных импульсов и счетчик 5. В результате на выходе счетчика 5 импульсов устанавливается код второго канала, обеспечивающий подключение с помощью коммутатора 25 выходного сигнала полосового фильтра второго избирательного

55 канала к сигнальному входу синхронного детектора 10. Выходной код счетчика 5 импульсов поступает также на управляющие входы регистров блока 14 цифроаналоговых преобразователей, разрешая запись выходного кода блока

13 вычитания в регистр второго цифро" аналогового преобразователя °

Генератор 18 парных импульсов фор мирует вторую пару коротких импульсов. Процесс подстройки центральной частоты полосового фильтра второго избирательного канала повторяется аналогичным образом. Емкость счетчика 5 импульсов равна числу избирательных каналов, а емкость счетчика 6 равна удвоенному числу избирательных каналов.

Формула и э oбр ет ения

1597763!

Составитель Е.Губанов

Техред Л.Олийнык

Редактор Н.Яцола

Корректор М.IIIaPo

Заказ 3051 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина,101 ледовательно соединены формирователь, синхронный детектор и интегрирующий аналого-цифровой преобразователь, о т л и ч а þ ù è é ñ ÿ тем, что, с

5 целью повышения точности анализа и автоматизации процесса подстройки полосовых фильтров, введены второй коммутатор аналоговых сигналов, второй и третий счетчики импульсов, триггер, первый и второй формирователи импульсов, коммутатор цифровых сигналов, цифровой блок вычитания, блок цифроаналоговых преобразователей с предвключенными регистрами, программируемый блок памяти и генератор парных импульсов, выход которого подключен к счетному входу третьего: счетчика, счетному входу триггера и к входу первого формирователя им" пульсов, выход которого соединен с управляющим входом коммутатора цифровых сигналов и с первым управляющим входом регистров цифрового блока вычитания; второй вход которого под- 25 ключен к инверсному выходу триггера, прямой. выход триггера через второй формирователь импульсов соединен с объединенными между собой входом генератора парных импульсов и счетным входом второго счетчика импульсов, вход установки "0" которого соединен с входами установки "0" третьего счетчика импульсов, триггера и подключен к выходу формирователя импульсов сброса, выходы второго счетчика импульсов соединены с управляющими одноименными входами регистров блока цифроаналоговых преобразователей и второго коммутатора аналоговых сигналов, вход, нулевого канала которого подключен к земляной шине, остальные N входов соединены с выходами полосовых фильтров соответствующих

N избирательных каналов, выход второго коммутатора аналоговых сигналов подключен к сигнальному входу синхронного детектора, выход интегрирующего аналого-цифрового преобразователя соединен с последовательно вклю ченными коммутатором цифровых сигналов, цифровым блоком вычитания, блоком. цифроаналоговых преобразователей, своими выходами подключенный к управляющим входам полосовых фильтров, выходы третьего. счетчика соединены с входами программируемого блока памяти, выходы которого. соединены с входом синтезатора частот.