Преобразователь двоичного кода в двоично-десятично- шестидесятиричный код

 

Изобретение относится к автоматике и вычислительной технике и является усовершенствованием известного устройства по авт.св.N 860054. Целью изобретения является повышение точности преобразования. Поставленная цель достигается тем, что в преобразователь, содержащий сумматор 1 сотен градусов, двоично-десятичный сумматор 2 десятков градусов, сумматор 3 единиц градусов, сумматор 4 десятков минут, сумматор 5 единиц минут, сумматор 6 десятков секунд, сумматор 7 единиц секунд, диоды 8 сотен градусов, тетрады 9-12 десятков градусов, единиц градусов, единиц минут, единиц секунд, триады 13-14 десятков минут и десятков секунд, дополнительно введены элементы ИЛИ 15-21. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИК

„„SU„„15 9457 А2

tsn 4 Н 03 М 7/12

Г, л, и 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (61) 860054 (21) 4380862/24-24 (22) 22.02,88 (46) 15.!2.89. Бюл. М 46 (72) И.Л.Майков, Ф.Г.Шамсутдннов и В.Б,Ежиков (53) 681.325(088.8) (56) Авторское свидетельство СССР

11 860054, кл. H 03 M 7/12, 1982, (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНО-ШЕСТИДЕСЯТИРИЧНЫЙ

КОД (57) Изобретение относится к автоматике и вычислительной технике и является усовершенствованием известного

2 устройства по авт.св. В 860054, 11елью изобретения является повьипение точности преобразования. Поставленная цель достигается тем, что в преобразователь содержащий сумматор 1 сотен градусов, двоично-десятичный сумматор 2 десятков градусов, сумматор 3 единиц, градусов, сумматор 4 десятков минут, сумматор 5 единиц минут, сумматор 6 десятков секунд, сумматор 2 единиц секунд, диады 8 сотен градусов, тетрады 9-12 десятков градусов, единиц градусов, единиц минут, единиц секунд, триады 13, 14 десятков минут и десятков секунд, дополнительно введены элементы ИЛИ 15-21. 2 ил.

1 529457

В предлагаемом преобразователе получаемое число представимо в виде с(+ 1 d+p/2.

При 0 d d < -- величина отбрасы2 ваемой части меньше единицы младшего разряда:

40

d(X c--Р

2 а предельная абсолютная погрешность определяется максимальным значениj3 ем с1 с ммкс—

Ф до(= d d +--2

При — -(Дс (р

2 где 0 4 <й о(<--- и d + ad+ р 3

2 2

=d.+ P + д а где c3 d — величина отбрасываемой части, результат представления увеличивается на единицу младшего разряда а, при этом предель55 ная абсолютная погрешность определяется максимальным значением 4o( м кс

Следовательно, за п тактов к реИзобретение относится к автоматике и вычислительной технике, может быть использовано при построении преобравователей и касается усовершенствования известного устройства по авт,св. М 860054, Целью изобретения является повышение точности преобразования за счет округления младшего разряда. 10

На фиг.1 представлена блок-схема предлагаемого преобразователя (в качестве примера рассмотрен 14-разрядный преобразователь); на фиг.2 приведена временная диаграммы работы пре- 5 образователя.

Преобразователь двоичного кода в двоично-десятично-шестидесятиричный код содержит сумматор 1 сотен градусов, двоично-десятичный сумматор 2 20 десятков градусов, сумматор 3 единиц градусов, сумматор 4 десятков минут, сумматор 5 единиц минут, сумматор 6 десятков секунд, сумматор 7 единиц секунд, диады 8 сотен граду- 25 сов, тетрады 9-12 десятков градусов, единиц градусов, единиц минут, единиц секунд, триады 13-14 десятков минут и десятков секунд, элементы ИЛИ

15-21. 30

Преобразователь работает следующим образом.

4) выходов младших разрядов

8 тетрад 9-11 регистра угла с входами сумматоров 2-4,6 следующих (младших) тетрад (триад) с весами "4", "1" ("2", "1") соответственно;

5) выходов младших разрядов триад

13, 14 с первыми входами элементов

ИЛИ 20. ?1, выходы которых соединены с входами сумматоров 5, 7 соответст ", венно, причем каждый выход подключен

1! lt к двум входам сумматора с весами . 4

11 111 результату преобразования прибавляется половина величины младшего раз- . ряда, что приводит к округлению результата.

По импульсу начальной установки регистр устанавливается в исходное положение, Преобразуемое последовательным кодом младшим разрядом вперед двоичное число, тактируемое тактовыми импульсами, поступает на вход сумматора 1 (с весом "1") и на вход двоично-десятичного сумматора 2 (с весом "8"). Тактовые импульсы поступают на синхровходы тетрад (триад, диад) 8-14 регистра. По импульсу округления, совпадающему с первым тактовым импульсом, подаваемому на вторые входы элементов ИЛИ 15-21, осуществляется запись в регистр сдвинуто( го в сторону младших разрядов числа д (О, 1, i) = 2 " при наличии нуля на информационном входе. При наличии на информационном входе единицы происходит сдвиг числа сФ в сторону младших разрядов суммирование со 180 и запись в регистр.

Сдвиг числа д (0,1,i) осуществляется схемно, путем соединения:

1) выходов тетрад 10- 12 единиц минут, единиц градусов, единиц секунд и триады 14 десятков секунд с весами "2" с первыми входами элементов

ИЛИ 15-18 соответственно, выходы которых соединены с входами сумматоров 31, 5, 7, 6 с весом "1", 2) выхода тетрады 11 единиц минут с весом "4" с первым входом элемента

; ИЛИ 19, выход которого соединен с входом сумматора 5 с весом "2".;

3) остальных выходов старших разря дов тетрад (триад, диад) 8-14 регистра со сдвигом на один разряд в сторону младших разрядов с входами двоичных сумматоров 1,3 — 7 и двоично-десятичного сумматора 2;

1529457

6) выходов суммы и переноса двоичных сумматоров 1 3 — 7 и выхода суммы двоично-десятичного сумматора 2 с информационными входами зтрад триад диад 8-14 регистра угла.

В каждом следующем такте производится сдвиг содержимог0 тетра, (триад, диад) 8-14 регистра на один раз= ряд в сторону мпадших и суммирование )p со 180 при наличии единицы на информационном входе. При наличии нуля на информационном входе производится только сдвиг, При наличии единицы в младшем раз- lg ряде тетрады (триады, диады) производится коррекция. К содержимому следующей младшей тетрады (триады) при сдвиге добавляется число 5 (3), то есть в каждом такте производится деле-20 ние на два содержимого регистра, а также коррекция, Число тактов преобразования определяется максимальной разрядностью преобразуемых чисел, В результате выполнения данных 25 операций содержимое регистра представляет собой сумму эквивалентов разрядов двоичного кода преобразуемого чис.ла, выраженную в двоично-десятичношестидесятиричном ходе и округленную 30 по существующим правилам.

Рассмотрим пример преобразования

d4-разрядного кода при точности в

0,5". Работа преобразователя иллюстРируется вРеменной диаграммой и таб- 35 лицей кодов, Так как преобразователь производит

14 делений на 2, то l= 2 !4 0,5 =

=2 1 =2" p = 2 16.32

Пусть на информационный вход подается код 00010001000101 ° Рассмотрим кодограмму (фиг.2). В 1-м такте происходит установка на вторые входы элементов ИЛИ 15-21 логических единиц,,5 которые по 1-му тактовому импульсу записываются в регистр, то есть записывается сдвинутое в сторону младших разрядов 1 = 2 16 32", и на регистIpe появляется число 1 08 16 . Ha всех 50 остальных тактах на вторые входы эле,ментов ИЛИ подается логический О.

Суммирование проводится на сумматорах, Элементы ИЛИ служат только для предварительного введения в регистр на 1-м такте числа d сдвинутого в сторону младших разрядов, М так- Операция

Результат та

1 Деление на

ll

II

108 16

34 08"

17 04

2+ 8 32" +180 =

=180 8 32"

2 90 4 16

45 2 08

22 31 04"

2+ 11 15 32 +18(f=

l9 l 15 32"

2 95 37 46"

47 48 53

23 54 26

11 57 13 +180

=191 57 13"

2 95 58 36

2+ 47 59 18 +180

=227 59 18"

Деление на

+180

Деление на

6

Деление на

+180

Деление на

11, l2

Деление на

+180

Деление на

Деление на

+180

l3

Таким образом удается повысить точность с единицы младшего разряда до половины веса младшего разряда. формула и з о б р е т е н и я

Преобразователь двоичного кода в двоично-десятично-шестидесятиричный код по авт.св. В 860054, о т л ич а ю шийся тем, что, с целью повышения точности преобразования в него введена группа элементов ИЛИ, первые входы которых соединены с входом округления преобразователя, второй вход i-го элемента ИЛИ группы соединен с выходом (i+1)-ro разряда регистра, а выход i-го элемента группы соединен с входом соответствующего разряда сумматора, где i равно номеру разряда числа 3 2 ", имеющего единичное значение, где в — вес младшего разряда выходного кода, выход j-го элемента ИЛИ группы соединен с входом (j 2)-го разряда сумма-! тора, где j — это те номера i которые являются младшими разрядами диад, триад и тетрад выходного кода, 152945

L/íið, Див Ь. сатен градуса

Тетоада десяткаа г,мФуоЮ

Тетрада

@@ниц графсо8

7 пртй7 деюржо/

vuwyn7

Tempuoa

ГО Ф ц

PflltfP

7ялр

ФедмкоР секун

7ет/Рдчй7

Единиц секу д

Фиг. 7

Составитель М, Аршавский

Редактор А,Маковская Техред М. Дидик Корректор С.Черни

Заказ 7760/56 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, 7i(-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101