Устройство для умножения
Изобретение относится к вычислительной технике и может быть применено для быстрого выполнения операции умножения. Особенно эффективно его использование при применении БИС и СБИС. Целью изобретения является повышение быстродействия устройства. Устройство содержит блоки 2 вычисления разрядных значений произведения, буферные регистры первой 3 и второй 4 групп, регистр 1 множимого и коммутаторы 5. С помощью нововведенных коммутаторов с соответствующими связями обеспечивается возможность выполнения операции умножения за (N+1) тактов. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5 4 G 06 г /52
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ пР!4 ГКНТ СССР
1 (21) 4359269/ 24-24 (22) 05.01.88 (46) 15.!2.89. Бюл.. !О 46 (72) Л. А. Шостак и В. В. Я кевич (53) 681.325 (088.8) (56) Авторское свидетельство СССР .х 0 1038937, кл, G 06 Г 7! 52, 1982.
Авторское свидетельство СССР
Л" 888109, кл. G 06 ) 7, 52. 1978. (54) У СТРОЙ СТВО 3. 1Я УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть применено
ÄÄSUÄÄ 152921 5
2 для быстрого выполнения опе, ации умножения. Особенно зффективно его использование при применении БИС и СБИС.
Целью изоорете: ия является l1(Hûïåíèå оыстродсйствия Nс ройства, У стройство содержит блоки 2 вычисления разрядных значений произведения, буферные регистры первой 3 и второй 4 группы, регистр 1 множимого и коммутаторы 5, С помощью нововведенных коммутаторов с соответствую ними связями обеспечивается возможность вы полнения операции умножения за (и+1) тактов. 1 ил.
1529215
Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействуюших устройств умножения чисел, удобных для изготовления с применением больших интегральных схем. Сом ножители могут быть представлены в любой позиционной системе счисления.
Цель изобретения — повышение бысTродействия устройства.
На чертеже представлена структурная схема устройства для умножения.
Устройство для умножения содержит иразрядный регистр 1 множимого, п блоков 2 вычисления разрядных значений произведения, п-буферных регистров 3 первой группы, и-буферных регистров 4 второй груllflhl H п-коммутаторов 5, первый вход 6 коррекции, вход 7 множителя, управляюп(ий вхо 1 8, второй вход 9 коррекции, выходы 10, 1, результата.
Блок 2 предназначен для вычисления разрядных х значений произвсдения по формуле: Г=Х Y+A+8, где Л г — соответстВх K>IILHc разряды сомножителей; А, г5 - разрядные слагаемые, поступающие с выходов с(>ответстуK>LLLHx буферных регистров 3 и 4.
Устройство для умножения работает cледувшим образом.
В исходном состоянии регистры 3 и 4
Обнулены, в регистре 1 множимого хра:!ит H без знака гг-разрядное множимос, а коммутаторы 5 настроены tl3 передачу информации, поступаю!цей с соответствуlolijHx Bxo;i»I! 9 р«ГИСТ(>3 1 множИМОГО. В К3>К. 10м из и первы. тактов работы устр»йства на сг» Вход 7 поступает один разряд множи!ел51, начиная с младшего разряда. 11ри этом в i-м блоке 2 производится умножение разряда множителя, поступак)шего на егo вход вход множителя «входа 7 устpolIcTB2, на 1-й разряд множимого, IIO«òxii<1K»HHH на его вход MH(»K»ìot о через коммуТ3Т0р 5 с i-ГО Bblxo.12 ре>Гистра 1 м нож)1 >10го, и прибавление к мла;1и!ему разряду получив!пегося при этом двухразряд!Гогo !(рои зв(;Iсн ия через входы Ilåp Boãî li Второго слагаемых блока 2 старшег» разряда произвс;(ения 1-го блока 2, сформированно."о
Б IIPPЛЫДУ Lll(M TBKTP И ХРЗНИМО! 0 Б 1-М буферном регистре 3, млад(1!его разряда произведения (i+1)-го блок; 2 сформ tpoBBIIного в предыдугцем ТВКТр и хранимого в (i+1)-м буферном регистре 4. Сформированные 1м блоком 2 старший и младший разряды произведения с его выходов записываются соответственно в i-e регистры 3 и 4.
Г!Осле выполнения п первых тактов на вход 7 множителя устройства поступает значение кода, равного единице в данной системе счисления, на управляющий вход 8 устройства — сигнал, настраиваюший коммутаторы 5 на передачу информации с вы50
Фор,5(ула изобретения
Устройство для умножения, содержашес регистр множимого, п блоков вычисления разрядных значений произведения (n — разрядность множимого), и буферных регистров первой группы и п буферных регистров второй группы, причем входы множи-.еля и олоков вычисления разрядных значений произведения соединены с входом ходов старших разрядов блоков 2 (для ! ервог» коммутатОра 5 — с второго Вх0да 9 коррекции устройства, на который подается нулевая информация). В результате этого образу«TcH цепь последовательно
coP iHHP II IIblx О. 1»KÎB 2. iihl lioлняюш их фа ктически суммирование с распространением перешка содержимого буфернь>х регистров. В теченис (гг-(-1) -го такта в 1-м блоке 2 .!ро10 изводится сложение старшего разряда произведения (i — 1) -го блока 2, поступаюшего
Hd вход множимого 1-го блока 2 через 1-й ко>!му!атор 5 с выхода старших разрядов (i -1)-го блока 2, умноженного на единицу, поступ ак>шую Н2 вход мш:жителя ! 5 с В> Одd i устройс ГВ2, . !IocT y!1210 IILHìH H 3 его входы I .åð âî!-о и Bl opîãо cл агаем ых старшего разряда произведения!-и(> блoK3 2, сформированного Б ff-м такте и ..раня!цегося ti 1-х! буфер>юм;>егистре 3. и xlладn>его разряда произв« LPHII5I (1-(- ) ) -го блока 2 сформированного Б и-м такте и xp3II5! Iitp— тося в (!+1) -м буфсрном регис-.ре 4.
Вывод и мла;1ших разря OB произведения
c0множитслсй в устройстве (ку:цествлястся через ег» Bi>!x».1 11 и(; (>дном!. разря.1у в
25 каждо! нз гг перВых Т2КТОВ, а Bbll)0 L n
«!ар!пи; разрядов произведения производит«51 чсрсз Выход 10 Ii парал !(ëüíîì коде после i;IBPp!I!PI!I В р <3 с с г>10 т р е н н О м с.1 > и а е н 2 и (<> 1 ы и l3xo I 6 корре1хци!! х «T(011«тББ Во Вс x т2ктах ра бО!ы I!0,(ветс я и,! pВ
В тех же случая,, KOI T t требуется !!Олучить округленно«произветсние. необх01имо Б fIE. Pf!»XI Т 1К I (Ра >»Т Ы < СТР»К«1 Bd lippei(ii»fi 1!о 12ть опре « ipilнх к) If!;(t>opv3ILIIIO (i.апример,;.ля окру!лен»я 2п-разря.гного произведения и-разпядHbix сомножителей, представлен>fblx в „LB»HHно-кодированной !Иестнадцатиричной систеHP 0 (> X O. l li X1 (7 . l d B X O 6 Б первом такте раб >!ы хсгрой«!Ба по40;lават1> . IБОИ i H hl Il Ko,l 1 000 ) . С)то II(>BBO,". 5!(. ocv1lLp«! Вить OI(p) Гл(. ни(> рсзм,lьтата 0". л дополнительных временных затраг. Вх»1 6 может оыпгь использован также для вве (ения ре зут!ьтир,.ошей корреK!I HH Iiо 3!!
529215 Составитель Е. Мурзина Редактор О. Спесивых Техред И. Верес Корректор О. Кравцова Заказ 7642/44 Тираж 668 Поди исное ВНИИПИ Государственного комитета по изобретениям и открытиям r:ðè ГKHT СССР 113035, Москва, Ж вЂ” 35, Раушская наб., д. 4 5 Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101 множителя устройства, а входы первого слагаемого — соответственно с выходами и буферных регистров первой группы, выход 1 -го буферного регистра второй группы (i=2, 3,...n) соединен с входом второго слагаемого (i — 1)-ro блока вычисления разрядных значений произведения, входы j-буферных регистров первой и второй групп соединены соответственно с выходами старшего и младшего разрядов j-го блока вычисления разрядных значений произведения (j=1, 2,..., л), выход первого буферного регистра второй группы соединен с выходом младших разрядов произведения устройства, первый вход коррекции которого соединен с входом второго слагаемого л-го блока вычисления разрядных значений произведения, отличающееся тем, что, с целью повышения быстродействия, в него введены л коммутаторов, выходы которых соединены соответственно с входами множимого, и блоков вычисления разрядных значений произведения, первый информационный вход j-ro коммутатора соединен соответственно с выходом 1-го разряда регистра множимого, а управляющий вход — с управляющим входом устройства, второй вход коррекции которого соединен с вторым информационным входом первого коммутатора, второй информационный вход l-го коммутатора соединен соответственно с выходом старшего разряда (i — 1) -го блока вычисления разрядных значений произведения, выходы п )g буферных регистров второй группы соединены с выходом старших разрядов произведения устройства.
