Умножитель частоты

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах автоматического управления. Цель изобретения - повышение точности умножения за счет выполнения операции линеаризации. Умножитель частоты содержит первый элемент 1 задержки, делитель 2 частоты, первый счетчик 3 импульсов, регистр 4, второй счетчик 5 импульсов, узел 6 формирования поправок, второй элемент 7 задержки, узел 8 управляемой задержки и генератор 9 тактовых импульсов, соединенные между собой функционально. 2 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (я) 4 С 06 F 7/68

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4346652/24-24 (22) 22.12.87 (46) 07.08.89. Бюл. Р 29 (71) Пензенский политехнический институт (72) В.Н.Попов, О.Г.Люкакин и В.Н.Лебедев (53) 628.325(088.8) (56) Авторское свидетельство СССР

У 750711, кл. Н 03 К 23/00, 1978.

Авторское свидетельство СССР

У 748882, кл. Н 03 К 23/00, 1977. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

„„Я1„! „„1499341 A 1

2 (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах автоматического управления.

Цель изобретения — повьппение точнос" ти умножения за счет выполнения операции линеаризации. Умножитель частоты содержит первый элемент 1 задержки, делитель 2 частоты, первый счетчик 3 импульсов, регистр 4, второй счетчик 5 импульсов, узел 6 формирования поправок, второй элемент 7 задержки, узел 8 управляемой задержки и генератор 9 тактовых импульсов, соединенные между собой функционально. 2 з.н.ф-лы, 2 ил. ную нелинейность характеристике преобразования умножителя частоты по отношению к характеристике преобразования частотного датчика (путем вве

14993

Изобретение относится к области автоматики и вычислительной техники и может быть исПользовано в устройствах автоматического управления.

Цель изобретения — повышение точности умножения за счет выполнения операции линеаризации.

На фиг.l представлена функциональная схема умножителя; на фиг.2 — lp временные диаграммы работы умножителя.

Умножитель частоты содержит первый элемент 1 задержки, делитель 2 частоты, первый счетчик 3 (импуль- 15 сов), регистр 4, второй счетчик 5 (импульсов), узел 6 формирования поправок, второй элемент 7 задержки, узел 8 управляемой задержки и генератор 9 тактовых импульсов, соединен- 20 ные между собой функционально.

Узел 8 управляемой задержки содержит управляемый делитель 10 частоты, триггер 11 и элемент И 12, соединенные между собой функционально.

Узел 6 формирования поправок содержит схему 13 сравнения кодов,первый блок 14 памяти, счетчик 15 импульсов, второй блок 16 памяти и регистр 17,соединенные между собой функционально.

Умножитель работает следующим образом.

При поступлении на информационный вход очередного импульса входного сигнала осуществляется перепись содержимого счетчика 3, в котором формируется кодовый эквивалент периода входной импульсной последовательности, в регистр 4 и перепись кода по- 40 правки из блока 16 памяти в регистр

17. Импульс с выхода элемента 1 задержки обнуляет делитель 2, счетчик

3 и счетчик 15. Код поправки N<, переписываемый в регистр 17, формирует" 5 ся узлом 6 формирования поправок следующим образом.

На первую группу входов схемы 13 сравнения кодов узла 6 формирования поправок поступают текущие коды 1т.= 50

=T, F где Т " период входного i сигнала F. - частота заполнения с

3 выходов счетчика 3, а на вторую группу входов схемы 13 сравнения кодов поступают коды с блока 14 памяти,значение каждого из которых соответствует i-му узлу аппроксимации характеристики преобразования измерительного преобразователя. Адресные входы

41 1 блоков 14 и 16 памяти объединены с выходами счетчика 15, состояние которого определяется числом импульсов, формирующихся на выходе схемы 13 сравнения кодов в течение интервала времени, равного периоду Т> следования импульсов входной последовательности. Соответствующие значения коо дов поправок N хранящиеся в блоке

16 памяти в момент окончания периода

Т переписываются в регистр 17.

Перепись кодовых эквивалентов Nпериодов входной импульсной последовательности из регистра 4 в счетчик 5 обеспечивается импульсами элемента. 7 задержки Кроме тоro импульсы с выхода элемента 7 задержки поступают на синхровход делителя 10 частоты, что обеспечивает перепись содержимого регистра 17 в делитель

10 частоты, а также íà 8. †вход .. триггера 11. Данный сигнал переводит триггер в нулевое состояние, При этом элемент И 12 закрыт, т,е. на вычитающий вход счетчика 5 прекращается поступление импульса с генератора

9 тактовых импульсов. С появлением импульса на выходе делителя 10 частоты триггер fl переводится в единич" ное состояние, открывается элементИ 12 и на вычитающий вход счетчика

5 начинают поступать импульсы с генератора 9 тактовых импульсов. Таким образом обеспечивается задержка поступления на вход счетчика 5 им- пульсной последовательности Р на интервал ао = N . Т . Как только счетк -о и чик 5 установится в состояние 0 импульс с выхода его старшего разряда поступает на выход умножителя частоты и на элемент 7 задержки. Затем цикл преобразования повторяется.

Процесс преобразования в данном умножителе частоты поясняется временными диаграммами (фиг.2). Причем на фиг.2а показан процесс преобразо" вания roäà Н в частоту, выполняемот го на основе счетчика 5. На фиг.2б и в соответственно показаны выходная импульсная последовательность F> áåç коррекции и откорректированная ймнульсная последовательность F „, Таким образом, придавая определен5 14 дения в блок 16 памяти соответствующих значений поправок N<), можно обеспечить линеаризацию> характеристики преобразования последнего на основе метода кусочно-ступенчатой аппроксимации. Умножитель частоты реализует свои функции, т.е. выполняет измерительное умножение и функциональное преобразование с допустимой погрешностью в условиях, когда входной сигнал с частотой F является медленно изменяющейся функцией времени, Данное требование наряду с требованием того, что характеристика преобразования частотного датчика должна быть однозначной и непрерывной на всем интервале наблюдения

F)(6 (F)(q„F„„„.) где F)(„q х с соответственно минимальное и максимальное значения частоты входного сигнала, является важным с точки зрения обеспечения допустимой погрешности преобразования.

Формула и з о б р е т е н и я

99341

25,на с соответствуюшими установочными

15,мой задержки, управляющий вход которого соединен с выходом второго элемента задержки, выход узла управляемой задержки. соединен с вычитающим входом второго счетчика, а установоч— ные входы узла управляемой задержки соединены соответственно с разрядными выходами узла формирования поправок, синхровход которого соединен с информационным входом умножителя, выход первого элемента задержки соединен с управляющим входом узла формирования поправок, установочные входы которого соединены соответственно с разрядными выходами первого счетчика.

2. Умножитель по п.), о т л и— ч а ю шийся тем, что узел формирования поправок содержит схему сравнения кодов, первый блок памяти, счетчик импульсов, второй блок памяти и регистр, причем первая группа входов схемы сравнения кодов соединевходами узла формирования поправок, вторая группа входов которой под1. Умножитель частоты, содержащий генератор тактовых импульсов, делитель частоты, первый и второй счетчики, регистр, первый и второй элементы задержки, причем информационный вход умножителя соединен с входом разрешения записи регистра и входом первого элемента задержки, выход которого соединен с входами установки в "0" делителя частоты и первого счетчика, разрядные выходы которого соединены соответственно с информационными входами регистра, разрядные выходы которого соединены с установочными входами второго счетчика, выполненного вычитающим, выход нулевого результата которого соединен . с выходом умножителя и входом второ-, го элемента задержки, выход которого соединен с входом перезаписи второго счетчика, выход генератора тактовых импульсов соединен со счетным входом делителя частоты, выход которого соединен со счетным входом первого счетчика, отличающийся тем, что, с целью повышения точности умножения за счет выполнения операции линеаризации, в него введены узел управляемой задержки и узел формирования поправок, причем выход генератора тактовых импульсоа соединен с информационным входом узла управляе40 дам регистра, Разрядные выходы кото50

55 управляемой задержки, а выход стаРшего разряда управляемого делителя частоты подключен к S-входу триггера, R-вход которого соединен с входом . синхронизации управляемого делителя

ЗО

35 ключена к информационным выходам первого блока памяти, адресные входы которого, поразрядно объединенные с адресными входами второго блока памяти, подключены к соответствующим выходам счетчика импульсов, счетный вход которого соединен с выходом схемы срав!! 13 нения кодов, а вход установки в 0 подключен к управляющему входу узла формирования поправок, причем информационные выходы второго блока памяти подключены к соответствующим вхорого соединены соответственно с разрядными выходами узла формирования поправок, а синхронизирующий вход регистра подключен к синхровходу узла формирования поправок.

3. Умножитель по п.1, о т л и— ч а ю шийся тем, что узел управляемой задержки содержит управляемый делитель частоты, триггер и элемент И, причем информационные входы управляемого делителя частоты являются установочными входами узла

1499341

Составитель В.Гусев

Редактор Л Гратилло Техред А.Кравчук Корректор М.Шароши

Заказ 4694/47 Тираж 668 Подписное

ВНИИПК Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. ужгород, ул. Гагарина, 101 частоты и с управляющим входом узла управляемой задержки, информационный вход которого подключен к счетному входу управляемого делителя час-, тоты н второму входу элемента И, первый вход которого соединен с выходом триггера, а выход элемента И является выходом узла управляемой задержки.